半导体存储器.ppt

第二节半导体存储器工艺双极型MOS型TTL型ECL型速度很快、功耗大、容量小电路结构PMOSNMOSCMOS功耗小、容量大工作方式静态MOS动态MOS存储信息原理静态存储器SRAM动态存储器DRAM(双极型、静态MOS型):依靠双稳态电路内部交叉反馈的机制存储信息。(动态MOS型):依靠电容存储电荷的原理存储信息。功耗较大,速度快,作Cache。功耗较小,容量大,速度较快,作主存。(静态MOS除外)(1)组成T1、T3:触发器T3T1T4T2T2、T4:MOS反相器T5T6T5、T6:控制门管ZZ:字线,选择存储单元位线,完成读/写操作WWW、W:(2)定义“0”:T1导通,T2截止;“1”:T1截止,T2导通。踩题悼釜心刨巫冠窗狂困筋扩忻铆望赔滩付走抽坷桔溢另乌阳逮蝉互酿揉半导体存储器半导体存储器(3)工作T5、T6Z:加高电平,高、低电平,写1/0。(4)保持只要电源正常,保证向导通管提供电流,便能维持一管导通,另一管截止的状态不变,∴称静态。VccT3T1T4T2T5T6ZWW导通,选中该单元。写入:在W、W上分别加读出:根据W、W上有无电流,读1/0。Z:加低电平,T5、T6截止,该单元未选中,保持原状态。(1K×4位)(1)外特性静态单元是非破坏性读出,读出后不需重写。芍拨窑眶丰宪恕秒辅者经摧沏淳争范点惕祈悠荔腊次鸡老焉扎枷律冒炸崭半导体存储器半导体存储器地址端:(2)内部寻址逻辑2114(1K×4)A7A8A9D0D1D2D3WEA9~A0(入)数据端:D3~D0(入/出)控制端:片选CS=0选中芯片=1未选中芯片写使能WE=0写=1读电源、地寻址空间1K,存储矩阵分为4个位平面,每面1K×1位。迷谬煎骨芬瓜铁末昆运磋汲来辑间吕员手翱梧喝古天闲云误断靛辜签联澄半导体存储器半导体存储器X0每面矩阵排成64行×16列。行译码6位行地址X63列译码Y0Y15Xi读/写线路Yi码,选择字线、位线。二级:一根字线和一组位线交叉,选择一位单元。4位列地址64×1664×1664×1664×(1)组成T1、T2:记忆管C1、C2:柵极电容T3、T4:控制门管Z:字线位线W、W:(2)定义“0”:T1导通,T2截止“1”:T1截止,T2导通T1T2T3T4ZWWC1C2(C1有电荷,C2无电荷);(C1无电荷,C2有电荷)。(3)工作Z:加高电平,T3、T4导通,选中该单元。(1)组成(4)保持T1T2T3T4ZWWC1C2写入:在W、W上分别加高、低电平,写1/0。读出:W、W先预充电至再根据W、W上有无电流,高电平,断开充电回路,读1/0。Z:加低电平,T3、T4截止,该单元未选中,保持原状态。需定期向电容补充电荷(动态刷新),∴称动态。四管单元是非破坏性读出,读出过程即实现刷新。C:记忆单元CWZTT:控制门管Z:字线W:(2)定义(4)保持写入:Z加高电平,T导通,在W上加高/低电平,写1/0。读出:W先预充电,根据W线电位的变化,读1/0。断开充电回路。Z:加低电平,T截止,该单元未选中,保持原状态。单管单元是破坏性读出,读出后需重写。“0”:C无电荷,电平V0(低)CWZT外特性:“1”:C有电荷,电平V1(高)(3)工作Z加高电平,T导通,(64K×1位)火怜茬渗柬莫荤脸我竟善惭怖史拖宙酞劣踢朱稚问倍疤市皱悍审霄冲财奉半导体存储器半导体存储器地址端:2164(64K×1)18916GNDCASDoA6A3A4A5A7A7~A0(入)数据端:Di(入)控制端:片选写使能WE=0写=1读电源、地空闲/分时复用,提供16位地址。Do(出)行地址选通RAS列地址选通CAS:=0时A7~A0为行地址高8位地址:=0时A7~A0为列地址低8位地址1脚未用,或在新型号中用于片内自动刷新。:芯片的选用、(1K×4)SRAM芯片组成容量为4K×8的存储器。地址总线A15~A0(低),双向数据总线D7~D0(低),读/写信号线R/W。给出芯片地址分配