2020年度FPGA笔试面试CPLD与FPGA的区别什么是Setup和Holdup时间?b)什么是竞争与冒险现象?怎样判断?如何消除?c)请画出用D触发器实现2倍分频的逻辑电路?d)什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?e)什么是同步逻辑和异步逻辑?f)请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。g)你知道那些常用逻辑电平?S电平能够直接互连吗?2、可编程逻辑器件在现代电子设计中越来越重要,请问:a)你所知道的可编程逻辑器件有哪些?b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。3、设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?飞利浦-大唐笔试归来1,用逻辑们和cmos电路实现ab+,hold时间,求中间组合逻辑的delay范围。Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。时holdtime不够,数据同样不能被打入触发器。/vddl检测stream中的特定字符串大唐-信威dsp软件面试题~)DSP和通用处理器在结构上有什么不同,请简要画出你熟悉的一种DSP结构图2)说说定点DSP和浮点DSP的定义(或者说出他们的区别)3)说说你对循环寻址和位反序寻址的理解4)请写出【-8,7】的二进制补码,和二进制偏置码。-扬智电子笔试第一题:用mos管搭出一个二输入与非门。第二题:集成电路前段设计流程,写出相关的工具。第三题:名词IRQ,BIOS,USB,VHDL,SDR第四题:unix命令cp-r,rm,uname第五题:用波形表示D触发器的功能第六题:写异步D触发器的verilogmodule第七题:hipset?第八题:用传输门和倒向器搭一个边沿触发器第九题:画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。华为面题(硬件)全都是几本模电数电信号单片机题目:sram,ssram,sdram:在时域与频域关系:和4题差不多,仿佛是给出振荡频率让你求周期(应该是单片机的,12分之一周期....),特点,比较?(负逻辑?),判错,求回差电压,什么参数(压控振荡器?),?一、研发(软件)用C语言写一个递归算法求N!;给一个C的函数,关于字符串和数组,找出错误;防火墙是怎么实现的?你对哪方面编程熟悉?新太硬件面题接着就是专业题目啦(1)d触发器和d锁存器的区别(2)有源滤波器和无源滤波器的原理及区别(3)sram,falshmemory,及dram的区别?(4)iir,fir滤波器的异同(5)冒泡排序的原
2020年度FPGA笔试面试模板 来自淘豆网m.daumloan.com转载请标明出处.
