多功能数字钟.doc

1 1 总体设计 总体思路的设计: 多功能数字钟只要是以数字的形式显示时间,数字时钟系统由主电路和扩展电路两大部分组成的。主电路完成数字钟的基本功能,包括 24进制的时位,60进制的分位和 60进制的秒位。扩展电路完成数字钟的扩展功能。振荡器是数字钟的核心,振荡器的频率越高,计时精度越高。有555 构成的多谐振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,,分数器计满 60后向小时计数器进位,小时计数器按照“24 翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时,校分,校秒。当然,扩展电路必须在主体电路正常运行的情况下才能进行功能扩展, 经过这样每一个单元的设计初步可以完成数字钟的设计。 基本原理: 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。数字钟实际上是一个对标准频率( 1HZ )进行计数的计数电路。脉冲每来1HZ 计数器就进1,由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路。同时必需以标准的 1HZ 时间信号作为时钟驱动。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。⑴晶体振荡器电路:晶体振荡器电路给数字钟提供一个频率稳定准确的 32768 Hz 的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。⑵分频器电路:分频器电路将 32768HZ 的高频方波信号经 32768 ( 152 )次分频后得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。⑶时间计数器电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为 60进制计数器,而根据设计要求, 时个位和时十位计数器为24进制计数器。 2 ⑷译码驱动电路:译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。⑸整点报时电路:一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时, 以示提醒. 其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。 系统框图: 图1系统原理框图 3 2 单元电路设计 24 进制时计数: U1 U2 U3 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A3 B4 C5 D6 ENP 7 ENT 10 ~LOAD 9 ~CLR 1 CLK 2 U4 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A3 B4 C5 D6 ENP 7 ENT 10 ~LOAD 9 ~CLR 1 CLK 2 VCC 5V VCC U5A 74ALS00M 9 10 V1 11 0 1 4 578 6 3 224进制图 74LS160 是4位十进制计数器,上图采取置零法, QDQCQBQA=4 210通过两片74LS160 串行连接,右边的引脚15为进位端, 当右边计数到 9在来一个脉冲时向左进位,左边芯片的与非门接在 QB,即, QDQCQBQA=0 010也就是十进制2,右边芯片与非门连在QC ,也就是十进制4,即 QDQCQBQA=0 100,当左边脉冲进位为2,右边为 4,也就是计数为 24时与非门输出为 0,送给清零端, 达到置零的目的。因为输出时间非常短,所以 24基本不会显示,到23时就变为 00. 4 60进制计数器: 由 74LS16 0构成的 60进制计数器,将一片 74ls16 0设计成 10进制加法计数器, 另一片设置 6进制加法计数器。如下图所示,两片 74ls160 按回馈清零法串接而成。秒计数器的十位和个位,输出脉冲除用作自身清零外,同时还作为分计数器的输入脉冲 CP1 。下图电路即可作为秒计数器,也可作为分计数器。当左边 QDQC QBQA=0 110,也就是十进制6,右边为十进制10,计数器计数到 60时与非门输出为 0,达到清零的目的,同样不会显示60,到 59后变为 00. U6 U7 U8 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A3 B4 C5 D6 ENP 7 ENT 10 ~LOAD 9 ~CLR 1 CLK 2 U9 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A3 B4 C5 D6 ENP 7 ENT 10 ~LOAD 9 ~CLR 1 CLK 2