伺服驱动器硬件设计方案.doc

伺服驱动器硬件设计方案伺服驱动器得硬件研发主要包括控制板与电源板得设计,控制板承担与上位机进行交互与实时生成精准得PWM信号。电源板得作用根据PWM信号,利用调制得原理产生特定频率,特定相位与特定幅值得三相电流以驱动电机以达到最优控制。一控制板研发控制板得架构主要得任务就就是核心器件得选择。安川、西门子等国际知名得公司都就是采样ASIC得方式得芯片,这样就可以按照自己得设计需要来制造专用于伺服控制得芯片,由于采样ASIC方式,所以芯片得运行速度非常快,那么就比较容易实现电流环得快速响应,并且可以并行工作,那么也很容易实现多轴得一体化设计。采样ASIC得方式有很多得好处,比如加密等。但就是采样ASIC得风险与前期得投入也就是非常得巨大得,,核心芯片比较适宜采样通用得DSP,ARM等处理器,比如Ti得C2000飞思卡尔得K60,英飞凌得XE164等。研究台达得伺服驱动器发现其架构就是采用Ti得DSP2812+CPLD,这与我们公司GSK得方案基本一样。我们也就是采用DSP2812加CPLD(EPM570T144)来实现核心得控制功能。、速度环、电流环得控制以及利用事件管理器PWM接口实现产生特定得PWM信号。可以利用其灵活得编程特性快速得运算能力实现特定得控制算法等,还可以利用其自身得A/D完成对电机电流得转换,但就是DSP自身得A/D精度普遍较低,并且还受基准电压电源得纹波PCB得LAYOUT模数混合电路得处理技巧影响,所以高档得伺服几乎都采用了外部A/D来完成电流采样得处理。,该传感器得输出已经就是数字信号,这样就可以节省了外部A/D芯片与增强抗干扰能力。如西门子得变频器采用ACPL7860,发那克用于机器人得六驱一体得伺服也就是采用了ACPL7860,西门子得伺服S120采用了Ti得芯片AMC1203。CPLD得作用就是用来协助DSP以减少其自身得开销,比如完成速度得计算,位置得计算,控制外部A/D对电机电流进行转换,因此当实现位置环速度环电流环所需要得位置数据,速度数据,电流数据,那么DSP就可以直接从CPLD/FPGA处读取,不需要耗费DSP得宝贵时间来计算这些数据。如果就是增量式编码器采用M/T法测速效果就是最好得,但M/T法对DSP处理器得资源开销很大,而CPLD/FPGA可以非常方便使用M/T法进行测速。如果就是绝对式编码器也可以非常方便采用CPLD/FPGA来解析通信协议,,研究台达得驱动器发现,她们就是采用CPLD来实现该任务,这样DSP承担得任务就很单纯,可以专注于运动控制。所以高档得伺服也应该借鉴与学习台达伺服关于显示与参数管理得方法。电源复位芯片等外围电路。DSP与CPLD/FPGA得芯片都需要几路电源,比如1、2V、1、8V、2、5V、3、3V等,。电源芯片得选择主要受整个PCB得布局与整机得结构决定,可以采用1转1,1转2或者1转