寄存器和移位寄存器 PPT.ppt

寄存器和移位寄存器下面请看置数演示一、寄存器Register,用于存放二进制数码。4位寄存器Q0Q1Q2Q3Q0Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D由D触发器构成,因此能锁存输入数据。D0D1D2D3RRRR1CRCR为异步清零端,当CR=0时,各触发器均被置0。寄存器工作时,CR应为高电平。D0~D3称为并行数据输入端,当时钟CP上升沿到达时,D0~D3被并行置入到4个触发器中,使Q3Q2Q1Q0=D3D2D1D0。D0D1D2D3D0D1D2D3D0D1D2D3在CR=1且CP上升沿未到达时,各触发器的状态不变,即寄存的数码保持不变。Q0~Q3是同时输出的,这种输出方式称并行输出。Q0Q1Q2Q31个触发器能存放1位二进制数码,因此N个触发器可构成N位寄存器。各触发器均为D功能且并行使用。Q0Q1Q2Q3Q0Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D寄存器的结构特点二、移位寄存器在控制信号作用下,可实现右移也可实现左移。双向移位寄存器单向移位寄存器左移寄存器右移寄存器每输入一个移位脉冲,移位寄存器中的数码依次向右移动1位。每输入一个移位脉冲,移位寄存器中的数码依次向左移动1位。Shiftregister用于存放数码和使数码根据需要向左或向右移位。右移输入D0D1D3DID2右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲CP右移位寄存器由D触发器构成。在CP上升沿作用下,串行输入数据DI逐步被移入FF0中;同时,数据逐步被右移。D0=DI,D1=Q0,D2=Q1,D3=Q2。,还能实现数据的串、并行转换。=00时,保持功能。M1M0=01时,右移功能。M1M0=10时,左移功能。M1M0=11时,并行置数功能。并行数据输出端,从高位到低位依次为Q3~Q0。异步置0端低电平有效计数器型顺序脉冲发生器三、顺序脉冲发生器计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。移位型顺序脉冲发生器移位型顺序脉冲发生器一般用移位寄存器和译码电路构成。产生在每个循环周期内,在时间上按先后顺序排列的脉冲信号。大家应该也有点累了,稍作休息大家有疑问的,可以询问和交流用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器。本章小结时序逻辑电路由触发器和组合逻辑电路组成,其中触发器必不可少。时序逻辑电路的输出不仅与输入有关,而且还与电路原来的状态有关。时序逻辑电路的工作状态由触发器存储和表示。