8259A芯片使用方法样稿.doc

8259A引线及内部结构
引脚信号
8259A引脚信号以下图所表示：
8259A引脚图
D7～D0：双向、三态数据线，和系统数据总线相连。对8259A编程时，命令字由此写入；在第二个中止响应总线周期中，中止类型码由此传给CPU。
：读信号，输入，和系统控制总线相连。=0时，CPU对8259A进行读操作。
：写信号，输入，和系统控制总线相连。当=0时，CPU对8259A进行写操作。
A0：片内寄存器寻址信号，输入，用于对片内寄存器端口寻址。每片8259A有两个寄存器端口，A0=0时，选中偶地址端口，A0=1时，选中奇地址端口。在和8088系统相连时，可将该引脚和地址总线A0连接；和8086系统连接时
，可将该引脚和地址总线A1连接。
：片选信号，输入。=0时，8259A被选中。在和8088系统相连时，系统地址信号A15~A1经译码器译码后为8259A产生片选信号。
/：双功效双向信号。当8259A工作在缓冲模式时，它作为输出，用于控制缓冲器传送方向。当数据从CPU送往8259A时，/输出为高电平；当数据从8259A送往CPU时，/输出为低电平。当8259A工作在非缓冲模式时，它作为输入，用于指定8259A是主片还是从片（级联方法）。/=18259A为主片，/=08259A为从片。
INT：中止请求信号，输出，和CPU中止请求信号线INT相连。在级联方法下，从片INT和主片IR7~IR0中某一根连接在一起。
：中止响应信号，输入，和CPU中止响应信号线相连。
CAS2～CAS0：级联控制线，主片CAS2～CAS0和从片CAS2～CAS0对应相连。对于主片，CAS2～CAS0为输出信号；对于从片，CAS2～CAS0为输入信号。当从片提议中止请求被响应时，主片经过CAS2～CAS0送出对应编码给从片，告诉从片该中止请求被许可。
IR7～IR0：中止请求输入信号，由外设输入。上升沿（边缘触发方法）或高电平（电平触发方法）表示有中止请求抵达。
VCC：＋5V电源输入信号。　　
GND：电源地
内部结构
8259A内部结构以下图所表示：
8259A内部结构图
数据总线缓冲器
数据总线缓冲器为三态、双向、8位寄存器。数据线D7～D0和CPU系统数据总线连接，组成CPU和8259A之间信息传送通道。
读/写控制逻辑
读/写控制逻辑用来接收来自系统总线读/写控制信号和端口地址寻址信号，用于控制8259A内部寄存器读/写操作。
级联缓冲/比较器
8259A既能够工作于单片方法，也能够工作于多片级联方法。级联缓冲/比较器提供多片8259A管理和选择功效，其中一片为主片，其它为从片。
中止控制逻辑
中止控制逻辑根据编程设定工作方法管理中止，负责向片内各部件发送控制信号，向CPU发送中止请求信号INT和接收CPU回送中止响应信号，控制8259A进入中止管理状态。
中止请求寄存器（interrupt request register，IRR）
IRR是一个8位（D0~D7）寄存器，它接收并锁存来自IR0～IR7中止请求信号，也就是说它统计着目前中止请求。D0～D7和中止请求信号IR0～IR7对应，当IRi（i＝0～7）上出现中止请求信号时，对应Di置1。因为同一时刻可能有多个中止请求抵达，所以IRR可能有多个位置1。第一个中止响应信号抵达后（CPU在对8259A中止请求INT进行响应时，会连续返回两个中止响应信号，产生两个中止响应总线周期），假如8259A决定使IRi得到响应，则会将对应Di清除。
第一个中止响应脉冲抵达后，IRR锁存功效失效，不接收IR0～IR7上中止请求信号；直到第二个中止响应脉冲结束后，IRR锁存功效才得以恢复。
中止服务寄存器（interrupt service register，ISR）
ISR是一个8位（IS0~IS7）寄存器，用于统计CPU目前正在服务中止。IS0~IS7和中止请求信号IR0~IR7对应。第一个中止响应脉冲达成后，假如8259A决定使IRi得到响应，则会将对应ISi（i＝0～7）置1，表示IRi正在被服务。ISi复位则由8259A中止结束方法决定。若8259A被设置为自动结束方法，ISi会在第二个中止响应脉冲后沿被自动复位为0；若8259A被设置为非自动结束方法，则Di应由其对应中止服务程序发送来中止结束命令（EOI）复位。
ISi置1可阻止和其同级或更低优先级中止请求被响应，但不能阻止比其优先级高中止请求被响应，即许可中止嵌套。所以，ISR中可能不止一位被置1。
中止屏蔽寄存器（interrupt mask register，IMR）
IMR是一个8位（IM0~IM7）寄存器，用来存放IR0～IR7中止屏蔽标