EDA实训论文精要.doc

1 EDA 设计论文设计题目: 数字式竞赛抢答器专业班级: 2013 级电气 1班姓名学号: 申伟良 2013511115 姓名学号: 关代飞 2013509166 姓名学号: 孙青硕 2013509178 指导教师: 郭天胜设计时间: - 机械电气工程学院电气工程系 2 目录《 EDA 实训》成绩记录单………………….3 摘要..………………..6 一、绪论………………… 7 EDA 技术 硬件描述语言—— Verilog HDL Verilog HDL 的设计流程二、设计过程………………… 10 系统设计要求 系统设计方案三、主要模块程序………………… 10 D触发器 抢答模块 显示模块四、各模块原理图………………… 13 五、总结………………… 16 六、参考文献………………… 17 七、致谢………………… 19 3 《 EDA 实训》成绩记录表姓名: 班级: 学号: 时间: 序号项目得分说明得分备注 1 实体电路 1 、完成(30 分)2 、未完成( 15 分) 2 设计文件 1 、完成( 20 分) 2 、未完成( 5 分) 3 设计类别 1、图形输入法(8分) 2、文本输入法( 10分) 3 、未完成( 0 分) 4 操作类问题 1 、回答正确( 20分) 2 、回答错误( 0 分) 5 理论性问题 1 、回答正确( 20分) 2 、回答错误( 0 分) 备注: 1 、答辩时间为一个人 5 分钟左右,以小组为单位 2 、回答问题和演示实验过程不能交流 3 、前三项小组每个人分数一致 4 、每个小组回答问题最佳者,额外加 5分 5 、最后成绩转化为等级计分 4 《 EDA 实训》成绩记录表姓名: 班级: 学号: 时间: 序号项目得分说明得分备注 1 实体电路 1 、完成(30 分)2 、未完成( 15 分) 2 设计文件 1 、完成( 20 分) 2 、未完成( 5 分) 3 设计类别 1、图形输入法(8分) 2、文本输入法( 10分) 3 、未完成( 0 分) 4 操作类问题 1 、回答正确( 20分) 2 、回答错误( 0 分) 5 理论性问题 1 、回答正确( 20分) 2 、回答错误( 0 分) 备注: 1 、答辩时间为一个人 5 分钟左右,以小组为单位 2 、回答问题和演示实验过程不能交流 3 、前三项小组每个人分数一致 4 、每个小组回答问题最佳者,额外加 5 分 5 、最后成绩转化为等级计分 5 《 EDA 实训》成绩记录表姓名: 班级: 学号: 时间: 序号项目得分说明得分备注 1 实体电路 1 、完成(30 分)2 、未完成( 15 分) 2 设计文件 1 、完成( 20 分) 2 、未完成( 5 分) 3 设计类别 1、图形输入法(8分) 2、文本输入法( 10分) 3 、未完成( 0 分) 4 操作类问题 1 、回答正确( 20分) 2 、回答错误( 0 分) 5 理论性问题 1 、回答正确( 20分) 2 、回答错误( 0 分) 备注: 1 、答辩时间为一个人 5 分钟左右,以小组为单位 2 、回答问题和演示实验过程不能交流 3 、前三项小组每个人分数一致 4 、每个小组回答问题最佳者,额外加 5 分 5 、最后成绩转化为等级计分 6 摘要抢答器是在竞赛、文体娱乐活动(抢答活动)中,能准确、公正、直观地判断出抢答者的机器。电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成。本设计是以四路抢答为基本概念。从实际应用出发, 利用电子设计自动化(EDA) 技术, 用可编程逻辑器件设计具有扩充功能的抢答器。它以Verilog HDL 硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。本抢答器的电路主要有两部分组成: 鉴别锁存电路、显示模块的电路, 并利用 Quartus II工具软件完成了 Verilog HDL 源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。关键词:抢答器 Quartus IIV erilog HDL 7 1 绪论硬件描述语言 Hardware Description Language 是硬件设计人员和电子设计自动化 EDA 工具之间的界面。其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用 Verilog HDL 或VHDL 建模的复杂数字逻辑进行仿真,然后再自动综合以生成符合要求且在电路结构上可 list ,根据型仿真验证无误后用于制造 ASIC 芯片或写入EPLD 和FPGA 器件中。 Verilog H