拔河游戏机.doc

拔河游戏机本文由 prettystony 贡献 doc 文档可能在 WAP 端浏览体验不佳。建议您优先选择 TXT ,或下载源文件到本机查看。计说明书(论文) 1 课题描述本设计是一个数字电路在生活中的应用方案,采用 RS 触发器、译码器、编码器、显示译码器等设计拔河游戏机。 2 设计原理此设计的拔河游戏机是用 9 个电平指示灯排列成一行,开机后只有中间一个点亮,以此作为拔河的中心线,游戏双方各持一个按键, 迅速地、不断地按动产生脉冲, 谁按得快, 亮点向谁方向移动, 每按一次,亮点移动一次。移到任一方终端指示灯点亮,这一方就得胜,此时双方按键均无作用,输出保持,只有经复位后才使亮点恢复到中心线。将双方终端指示灯的正端分别经 2 个与非门后接到 2 4518 的使能端 EN, 当任一方取胜, 该方终端指示灯点亮, 产生 l 个下降沿使其对应的计数器计数。这样, 计数器的输出即显示了胜者取胜的盘数。 3 设计过程 总设计框图总设计框图本设计总框图如图 所示。图 总设计框图计说明书(论文) 元件介绍(1 )本设计编码电路中用到的一个主要的元件 74LS193 如图 所示。 74HC193 、 74HCT193 、 74LS193 40193 完全相同。图 芯片 74LS193 是双时钟 4 位二进制同步可逆计数器。图 是它的引脚图、表 是它的功能表。 74LS193 的特点是有两个时钟脉冲(计数脉冲) 输入端 CPU 和 CPD 。在 RD=0 、 LD=1 的条件下, 作加计数时,令 CPD = 1, 计数脉冲从 CPU 输入; 作减计数时,令 CPU =1, 计数脉冲从 CPD 输入。当清零信号 RD=1 时,不管时钟脉冲的状态如何, 计数器的输出将被直接置零;当 RD= 0,LD =0 时,不管时钟脉冲的状态如何,将立即把预置数数据输入端A、B、C、D 的状态置入计数器的 QA、 QB、 QC、 QD端, 称为异步预置数。 74LS193 的逻辑功能及引脚图与 74LS193 完全相同。(1) 芯片 74LS193 的功能表如表 所示。表 74LS193 的功能表(2) 4514 功能如表 所示。 4线-16 线译码器引脚图如图 所示及图 4514 计说明书(论文) 表 功能表 A0A3 LE 数据输入端、 INH Y0- Y15 输入禁止控制端、数据输出端数据索存控制端、(3) CC4518 芯片图及功能表如图 和表 所示。表 的功能表 CR1000图 引脚图 EN CP 功能清零 01↓↑0 保持加计数 4518 为双 BCD 加计数器, 该器件由两个相同的同步 4 级计数器组成。计数器级为 D 型触发器。具有内部可交换 CP和 EN 线, 用于在时钟上升沿或下降沿加计数。在单个单元运算中, EN 输入保持高电平,且在 CP 上升沿进位。 CR 线为高电平时,计数器清零。计数器在脉动模式可级联, 通过将 Q3 连接至下一计数器的 EN 输入端可实现级联。同时后者的 CP 输入保持低电平[4] 。引出端功能符号: 1CP 、 2CP 时钟输入端, 1