16进制频率计数器.doc

实验课程名称: EDA 技术与应用实验项目名称 16进制频率计实验实验成绩实验者专业班级组别同组者实验日期一、实验目的 1 .掌握计数器的基本原理,进一步加深对频率计数器工作原理及电路组成的理解与掌握。 2. 熟悉 VHDL 文本输入法的使用方法, 掌握更复杂的 EDA 设计技术流程和数字系统设计方法,完成 8 位十六进制频率计的设计。二、实验仪器 1. 计算器及操作系统 II 软件三、实验原理 1. 根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为 1s的输入信号脉冲计数允许的信号;一秒结束后,计数器被锁入锁存器,计数器清零,为下一测频计数周期做好准备。测频控制信号可以由一个独立的发生器来产生,即图 1中的 FTCTRL 。 2. FTCTRL T_EN 能产生一个 1 秒脉宽的周期信号,并对频率计中的 32 位二进制计数器 COUNTER32B (图 2 )的 ENABL 使能进行同步控制。 T_EN 高电平时允许计数;低电平时停止计数,并保持其所计的脉冲数。在停止计数期间, 首先需要一个锁存信号 LOAD 的上跳沿将计数器在前一秒钟的计数值锁存进各锁存器 REG32B 中, 并由外部的十六进制 7 段译码器译出, 显示计数值。设置锁存器的好处是数据显示稳定,不会由于周期性的清零信号而不断闪烁。锁存信号后,必须有清零信号 T 对计数器进行清零,为下一秒的计数操作准备。四、实验内容 ,产生测量频率的控制时序。控制时钟信号 clk 取为 1Hz ,2 分频后即可产生一个脉宽为 1 秒的时钟 test-en ,此作为计数闸门信号。当 test-en 为高电平时, 允许计数;当 test-en 由高电平变为低电平(下降沿到来)时, 应产生一个锁存信号, 将计数值保存起来; 锁存数据后, 还要在下次 test-e n 上升沿到来之前产生清零信号 clear ,将计数器清零,为下次计数作准备。 位锁存器: 设置锁存器的作用是显示的数据稳定,不会由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样。 : 计数器以待测信号作为时钟, 清零信号 clear 到来时, 异步清零;test-en 为高电平时开始计数。五、实验步骤 1 )新建一个文件夹。首先利用 Windows 资源管理器,新建一个文件夹。 2 )输入源程序。打开 Quartus Ⅱ, 选择 File → new 命令,在 New 窗口中的 Design Fil e 栏选择编辑文件的语言类型,这里选择 VHDL File 选项。然后在 VHDL 文本编译窗口中输入以下 VHDL 程序。 3 )文件存盘。 File →new Project Wizard 命令建立工程,将设计文件加入工程中。 。 Processing → pilation 命令,启动全程编译。 ,选择 File → new 命令,在 New 窗口中选择 Vector Waveform Fil e 选项。设置仿真时间区域,编辑输入波形,仿真器参数设置,启动仿