闪速存储器 - 闪速存储器.doc

闪速存储器[浏览次数: 271 次] 闪速存储器(Flash Memory) 是一类非易失性存储器 NVM(Non-Volatile Memory) 即使在供电电源关闭后仍能保持片内信息;而诸如 DRAM 、 SRAM 这类易失性存储器,当供电电源关闭时片内信息随即丢失. 相对传统的 EEPROM 芯片,这种芯片可以用电气的方法快速地擦写. 由于快擦写存储器不需要存储电容器,故其集成度更高,制造成本低于 DRAM. 它使用方便,既具有 SRAM 读写的灵活性和较快的访问速度,又具有 ROM 在断电后可不丢失信息的特点,所以快擦写存储器技术发展最迅速。目录?闪速存储器的概要?闪速存储器的分类及特征?闪速存储器指令?闪速存储器在图像采集系统中的应用?闪速存储器的研究与进展闪速存储器的概要?闪速存储器的基本存储器单元结构如图 1 所示。一眼看上去就是 n 沟道的 MOS FET 那样的东西, 但又与普通的 FET 不同, 特点是在栅极( 控制栅) 与漏极/源极之间存在浮置栅,闪速存储器利用该浮置栅存储记忆。图1 闪速存储器的单元结构浮置栅被设计成可以存储电荷的构造,栅极及主板利用氧化膜进行了绝缘处理, 一次积累的电荷可以长时间( 10 年以上) 保持。当然, 如果氧化膜存在缺陷, 或者由于某种原因使绝缘膜遭到破坏,那么闪速存储器将失去记忆。同时,因为热能必定致使电荷以某概率发生消减,因此数据保存的时间将受到温度的影响。下面,我们将进一步讨论闪速存储器的擦除与写人的原理。我们知道, 数据的写人与擦除是通过主板与控制栅之间电荷的注人与释放来进行的。例如,一般的 NOR 闪速存储器在写人时提高控制栅的电压,向浮置栅注人电荷(图 2 )。而数据的擦除可以通过两种方法进行。一种方法是通过给源极加上+ 12 V 左右的高电压,释放浮置栅中的电荷( Smart Voltage Regulator );另一种方法是通过给控制栅加上负电压( -10V 左右),挤出浮置栅中的电荷(负极门擦除法)。各种电压提供方式如图 3 所示。图2 闪速存储器的写入操作图3 闪速存储器的擦除操作图4 图示了闪速存储器单元的电压- 电流特性。浮置栅的电荷可抵消提供给控制栅的电压。也就是说,如果浮置栅中积累了电荷,则阈值电压( Vth )增高。与浮置栅中没有电荷时的情况相比,如果不给控制栅提供高电压,则漏极-源极间不会处于导通的状态。因此, 这是判断浮栅中是否积累了电荷, 也就是判断是“1”还是“0”的机制。图4 闪速存储器单元的电压一电流特性变化那么,写入操作是提高了 Vth 还是降低了 Vth 呢?根据闪速存储器的类型情况也有所不同。作为传统 EPROM 的一般替代晶的 NOR 以及硅盘中应用的 NAN D 闪速存储器, 在写入时为高 Vth ;而 AND 及 DINOR 闪速存储器中, 在写人时为低 Vth 。闪速存储器的分类及特征?闪速存储器根据单元的连接方式,如表所示,可分成 NAND 、 NOR 、 DINOR ( Divided bit Line NOR )及 AND 几类。 NAND 闪速存储器单元的连接方式如图 1 所示, NOR 闪速存储器如图 2 所示, DINOR 闪速存储器如图 3 所示, AN D 闪速存储器单元的结构如图4 所示。市场上销售的闪速存储器基本上就是 NO R 及 NAND 两种,其中只有 NAND 闪速存储器的单元是串联的,其他所有类型的单元都是并联的。表闪速存储器的单元方式 NOR 闪速存储器以读取速度 100 ns 的高速在随机存取中受到人们的青睐。但由于其单元尺寸大于 NAND 闪速存储器, 存在着难以进行高度集成的问题。写人时采用 CHE ( Channel HotElectron , 沟道热电子) 方式, 即在栅-漏之间加上高电压,提高通过沟道的电子能量,向浮置栅中注入电荷。这样,由于损耗电流变大, 在写入时必须由外部其他途径提供+ 12V 左右的电源,因而不适合低电压操作。图1 NAND 闪速存储器的单元结构图2 NOR 闪速存储器的单元结构与 NOR 闪速存储器相比较, 东芝公司开发的 NAND 闪速存储器却能够进行高度集成,写人方式也因采用了被称为隧道的方式,即利用了氧化膜所引起的隧道效应现象,故与 NOR 闪速存储器相比,具有损耗电流较小的特征。但在另一方面, 由于单元是串联连结的,所以面向顺序存取,具有随机存取速度慢的缺点。图3 DINOR 闪速存储器的单元结构三菱与日立结合 NAND 及 NOR 闪速存储器的特点, 开发了 DINOR ( Divided bit - line NOR )闪速存储器以及 AND 闪速存储器。 DINOR 闪速存储器的结构是将数据线(位线)分离成主数据线与子数据线的层次, 通过