数字电路实验报告实验6.doc

实验六数字时钟的设计
实验目的
掌握数字钟的设计方法。
2、掌握计数器相互级联的方法。
二、实验设备和器件
1、数字逻辑电路实验板 1块
2、74HC(LS)20（二四输入与非门） 2片
3、74HC(LS)160（4位十进制计数器） 4片、
三、实验原理
1、设计总框图：
2、各部分单元的设计提示与分析：
1）时钟源
它是数字式时钟的核心，它保证了时钟的走时准确及稳定。1Hz的脉冲信号由CPLD输出的信号得到。
2）时间计数单元
时间计数单元有分计数和秒计数等几个部分。分计数和秒计数单元为60进制计数器，其输出为8421BCD码。
3）译码驱动及显示单元
计数器实现了对时间的累计并以8421BCD码形式输出，显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流。
4）校时电路
当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
5）闹钟电路
一般时钟都应具备闹钟功能，即在到达某预定时间时，时钟会发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示，以示提醒。
实验用器件管脚介绍：
实验内容与步骤
1、用两片74HC(LS)160连接构成秒计数器，并连接数码管显示（基本命题）
例如采用整体置零法。实现计数范围为0000 0000--0101 1001。电路连接完成后，检验其功能。

采用整体置零法，将十位的QAQC与个位的进位输出OC与非后的结果（记作F）作为反馈接入两芯片置数端，从而保证系统正常进行模60计数。
（电路图均在electronic workbench中仿真成功）

数码管实现00——59循环显示，每次间隔一个CP。
2、在实验内容与步骤1的基础上再用两片74 HC(LS)160实现分的计数（基本命题）
分计数器的个位和十位之间的连接类同于秒计数器。需实现从秒到分的进位。电路连接完成后检验其功能。

分计数器的个位和十位之间的连接类同于秒计数器。将实验1中的F经过一个非运算后的结果（记作F）作为控制信号接入分钟个位芯片的P端（或T端）。所以只有在秒钟置零的时候分钟个位芯片使能端有效进行计数。
（电路图均在electronic workbench中仿真成功）

系统正常进行分和秒的计数。