SignalTapII及SignalProbe使用指南.doc

SignalTapII 及 SignalProbe 使用指南 1. SignalTapII 支持器件及下载电缆 SignalTapII 内嵌式逻辑分析仪需要占用 ALMs/LEs 布线资源和 RAM 采样存储资源,支持下面的器件系列: StratxiII 、 Stratix 、 StratixIIGX 、 StratixGX 、 CycloneII 、 Cyclone 、 APEXII 、 APEX20K/E/C 、 Excalibur 和 Mercury 。 SignalII 逻辑分析仪支持目前 Altera 所有下载电缆, 包括 USB Blaster 、 ByteBlasterII 、 ByteBlasterMV 和 MasterBlaster 。 2. SignalTapII 工作流程及资源消耗○ 1 配置 ELA ( Embedded Logic Analyzer )。○ 2 通过 QuartusII 软件完成布局布线, ELA 下载至 FPGA 中。○ 3 ELA 采样到内部触发信号。○ 4 ELA 通过 JTAG 电路与 QuartusII 软件发生通信,以图形化的界面显示出来。 ELA 占用片内 LE 资源由信号通道数及触发级数决定, 占用片内 RAM 资源由信号通道数及采样深度来决定。 Altera 建议选择选择通道数量和采样深度时要考虑二者之间的平衡, 以免占用太多 RAM 资源,影响原本的逻辑设计。比如不推荐同时使用 1024 个最大通道数和 128K 最大采样深度( 相当于消耗了 32,768 个 M4K 的资源)。下表给出了在 Statix/Cyclon e 器件中使用 ELA 的资源占用情况。 Number of Channels Logic Elements Trigger Level 1 Trigger Level 2 Trigger Level 3 8 316 371 426 32 566 773 981 256 2900 4528 6156 Number of Channels M4Ks Based on Sample Depth 256 512 2K 8K 32K 8<114 16 64 3224 16 64 256 256 16 32 128 512 3. SignalTapII 设计流程在设计中嵌入 SignalTapII 有两种方法:一是创建一个 SignalTapII 文件( .stp ) ,然后定义 STP 文件的详细内容;二是用 MegaWizard Plug-In Manager 建立并配置 STP 文件,然后用 MegaWizard 实例化一个 HDL 输出模块。 1) 创建 STP 文件在 QuartusI I 软件中选择 Fil e 菜单下 Ne w 命令, 弹出的 Ne w 对话框中选择 Other File s 标签栏,选择 SignalTap II File 。或者选择 Tools 菜单下 SignalTapII Logic Analyzer 命令打开一个已经存在的 STP 文件。一个 SignalTapII 窗口如下图所示。 2) 使用 MegaWizard Plug-In Manager 使用 MegaWizard Plug-In Manager 建立 SignalTapII 逻辑分析仪不需要建立 STP 文件, 生成一个可以在设计中实例化的 HDL 文件。选择 Tools 菜单下 MegaWizard Plug-In Manager 命令,在弹出的对话框中选择 SignalTapII Logic Analyzer ,选择输出文件类型和名称之后,就需要完成对 ELA 的各种设置。如下图所示,另外列出成功实例化之后端口的描述表。在设计中实例化 SignalTapII 文件以后, 为了在目标 FPGA 器件中适配逻辑分析仪, 端口名类型是否必要描述 acq_data_in 输入否表示在 SignalTapII 中被监听的信号 acq_t r igger_in 输入否用于触发分析仪的触发输入信号 acq_clk 输入是 SignalTapII 捕获数据的采样时钟 tr igger_in 输入否用于触发 SignalTapII 的输入信号 T rigger_out 输入否触发事件发生使能输出信号必须编译 QuartusII 工程文件。编译完加入了 SignalTapII 逻辑分析仪实例化模块的设计工程以后, 要捕获并观测数据, 必须从 SignalTapII MegaWizard 的输出文件建立 STP 文件, 选择 File 菜单下 Create/Update Menu->Create SignalTapII File from Design Instance(s)