eda知识重点.doc

. 1. 一个项目的输入输出端口是定义在实体 2. 描述项目具有逻辑功能的是结构体 3. 关键字 ARCHITECTUR E 定义的是结构体 4. MAXPLUSI I 中编译 VHD L 源程序时要求文件名和实体名要相同 5. 1987 标准的 VHDL 语言对大小写是不敏感 6. 关于 1987 标准的 VHDL 语言中,标识符描述正确的是必须以英文字母开头 7. 关于 1987 标准的 VHDL 语言中, 标识符描述正确的是下划线不能连用 8. 符合 1987VHDL 标准的标识符是 A_2 9. 符合 1987VHDL 标准的标识符是 a_2_3 10. 不符合 1987VHDL 标准的标识符是 2_a 11. 不符合 1987VHDL 标准的标识符是%50 12. VHDL 语言中变量定义的位置是结构体中特定位置 13. VHDL 语言中信号定义的位置是结构体中特定位置 14. 变量是局部量可以写在进程中 15. 变量和信号的描述正确的是变量赋值号是:= 16. 变量和信号的描述正确的是信号可以带出进程 17. 关于 VHDL 数据类型,正确的是运算与数据类型无关 18. 下面数据中属于实数的是 19. 下面数据中属于位矢量的是“ 11011 ” 21. 可以不必声明而直接引用的数据类型是 BIT 22. STD_LOGIG_1164 中定义的高阻是字符 Z 23. STD_LOGIG_1164 中字符 H 定义的是弱信号 1 24. 使用 STD_LOGIG_1164 使用的数据类型时必须在库和包集合中声明 26. VHDL 运算符优先级的说法正确的是逻辑运算的优先级最低 27. VHDL 运算符优先级的说法正确的是 NOT 的优先级最高 28. VHDL 运算符优先级的说法正确的是括号可以改变优先级 29. 如果 a=1,b=0 ,则逻辑表达式( a AND b) OR( NOT b AND a)的值是 1 33. 不属于顺序语句的是 LOOP 语句 34. 正确给变量 X 赋值的语句是 X:=A+b ; 41. EPF10K20TC144-4 具有 1 44 个管脚 43. 如果 a=1,b= 1 ,则逻辑表达式( a XOR b) OR( NOT b AND a )的值是 0 44. 执行下列语句后 Q 的值等于“ 00101101 ”…… SIGNAL E: STD_LOGIC_ VECTOR (2 TO5 ); SIGNAL Q: STD_LOGIC_ VECTOR (9 DOWNTO 2 ); …… E<=(2=> ’1’,4 =>’0’, OTHERS=> ’1’); Q<=(2=> E( 2),4 =>E( 3),5 =>’1’,7 =>E( 5), OTHERS=> E( 4)); …… 45. VHDL 文本编辑中编译时出现如下的报错信息 Error: VHDL syntax error: signal declaration must have ‘;’, but found begin instead. 其错误原因是信号声明缺少分号。 46. VHDL 文本编辑中编译时出现如下的报错信息 Error: VHDL syntax error: choice value length must match selector expression value length 其错误原因是表达式宽度不匹配。 47. MAX+PLUSII 的设计文件不能直接保存在根目录 48. MAXPLUSII 是哪个公司的软件 ALTERA 49. MAXPLUSII 不支持的输入方式是矢量输入 51. 在一个 VHDL 设计中 Idata 是一个信号,数据类型为 std_logic_vector ,试指出下面那个赋值语句是错误的。 idata <=B” 21”; 52. 在 VHDL 语言中, 下列对时钟边沿检测描述中, 错误的是 if clk ’ stable and not clk =‘1’ then 54. 在一个 VHDL 设计中 idata 是一个信号,数据类型为 integer ,数据范围 0 to 127 , 下面哪个赋值语句是正确的。 idata <= 16#7#E1; 55. 下列那个流程是正确的基于 EDA 软件的 FPGA / CPLD 设计流程: 原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试 57. 对于信号和变量的说法,哪一个是不正确的: 信号用于作为进程中局部数据存储单元 59. 下列语句中,不属于并行语句的是: CASE 语句 60. 下面哪一条命令是 MAX+PLUSI I 在时序仿真时执行加载节点的命令? node —>enter node from S