EDA VerilogHDL 复习提纲.doc

技术是 20 世纪后期, 伴随着微电子技术、大规模集成电路制造技术、计算机辅助工程、可编程逻辑器件以及电子设计技术和工艺的发展而同步发展形成的一门综合性的技术与学科。 2在 EDA 工具软件平台上, 自动完成从软件方式描述的数字系统到硬件系统的逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)、逻辑优化和仿真测试等功能,随之完成对于特定目标芯片的适配、逻辑映射、编程下载等工作, 直至硬件实现整个数字系统 3. 综合是将高层次上描述的电子系统转换为低层次上描述的电子系统,以便于系统的具体硬件实现综合器是能自动将高层次的表述(系统级、行为级)转化为低层次的表述(门级、结构级)的计算机程序 4. 设计输入的方式有原理图、硬件描述语言、状态图以及波形图 5. 按照仿真的电路描述级别的不同, HDL 仿真器可以完成: 系统级仿真, 行为级仿真, RTL 级仿真, 门级(时序)仿真。按照仿真是否考虑硬件延时分类,可以分为: 功能仿真和时序仿真。仿真器可分为基于元件(逻辑门)仿真器和基于 HDL 语言的仿真器 ,在 ED A 技术中具有十分重要的地位。半导体产业的IP 定义为用于 ASI C或 FPG A 中的预先设计好的电路功能模块。 IP 分为软 IP 、固 IP 和硬 IP。 7. 可编程逻辑器件 PLD 是一种通过用户编程或配置实现所需逻辑功能的逻辑器件, 也就是说用户可以根据自己的需求, 通过 EDA 开发技术对其硬件结构和工作方式进行重构,重新设计其逻辑功能 8. 两种可编程逻辑结构是基于与- 或阵列可编程结构(乘积项逻辑可编程结构)、基于 SRAM 查找表的可编程逻辑结构 按集成度分类: 简单 PLD 、复杂 PLD ;按结构分类: 基于“与-或”阵列结构的器件、基于查找表结构的器件; 从编程工艺上分类: 熔丝型、反熔丝型、 EPROM 型、 EEPROM 型、 SRAM 型、 Flash 型 10. 四种简单逻辑器件: PROM 中固定的与阵列, 可编程或阵列; PLA 是与阵列、或阵列都可编程; PAL 中或阵列固定, 与阵列可编程; GAL 是或阵列、与阵列都可编程,输入部分增加了输出逻辑同单元( OLMC ) 11. CPLD 的组成结构: 逻辑阵列块(由逻辑宏单元构成)、扩展乘积项(共享和并联)、可编程连线阵列、 I/O 控制块 12. FPGA 的组成结构: 逻辑阵列块 LAB ( 由多个逻辑宏单元构成)、嵌入式存储器块、嵌入式硬件乘法器、 I/O 单元和 PLL 等模块 的端口模式有三种: 输入端口、输出端口、双向端口,对应的端口定义关键词分别是: input 、 output 、 inout 14. Verilog 中常用有两种变量: 寄存器型变量(用 reg 定义)、网线型变量(用 wire 定义) 有两种赋值方式: 阻塞式赋值(=)、非阻塞式赋值( <= ) 有四种循环语句: for 语句、 repeat 语句、 while 语句、 forever 语句 的描述风格: RTL 描述、数据流描述、行为描述、结构描述 18. 从状态机的信号输出方式上分,有 Mealy 型和 Moore 型