数字石英钟.doc

数字石英钟
目 录
电子技术课程设计目的 2
数字式石英钟设计任务及要求 2
第一章、系统原理概述 2
第二章、各单元电路设计与分析 3
第三章、电路的安装与调试 8
第四章、设计心得 的。
（5）校时电路
校时电路功能：时钟出现误差时对时间进行校准，可以实现单独对分和小时进行校对。
校时电路的实现：时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，一般分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，应将秒计数器清零，时钟暂停计数，处于等
待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，此校时电路用与非门74LS00和74LS04实现。按动校时开关强制输入一个计数脉冲。从而改变时间。 在小时校正时不影响分和秒的正常计时，在分校时不影响秒和小时的正常计数。
校时电路具体如下：
（6）、音响电路
音响电路有，三极管放大电路组成，其电路图如下：
（7）功能扩展电路的设计
仿广播电台整点报时电路的设计
当始终运行到XX时59分50秒时，仿电台报时开始，51、53、55、57秒为512Hz驱动的喇叭低音响一秒钟，59秒为1024Hz高音，响一秒钟结束正好是整点。
用门电路构成
当分和秒计数器计到59分50秒时，“分”十位QDQCQBQA=0101，“分”个位QDQCQBQA=1001，“秒”十位QDQCQBQA=0101，“秒”个位QDQCQBQA=0000，从59分50秒到60分0秒（0分0秒），只有“秒”个位在计数，最后到整点时全部置“0”，从图中可以看出在59分50秒到59分59秒，门2的输入全为高电平，门3输入除“秒”个位QA外也是高电平，那么当秒个位QA=1（QA=0）时门3输出高电平，这个时间正对应是50秒、52秒、54秒、56秒、58秒。在这几个时间上，500HZ的振荡信号可以通过门1，再经过门4送出音响电路，发出五次音响。而当时间达到整点时，门3输出为0，500HZ的信号不能通过门1。此刻在分十位有一个反馈归零信号QCQB，把它引来触发由门6、门7构成的基本RS触发器并使门6的输出为高电平“1”，这时1KHZ振荡信号可以通过门5，再经门4，送入音响电路，在整点时，报出最后一响。触发器的状态保持1S时间后被“秒”个位QA作用回到零，整个电路结束报时。报时所需的500HZ和1KHZ信号可以从分频电路中取出，频率分别为512HZ和1024HZ。
电路图如下：
完整的电路原理图见附录2
第四章、电路的安装与调试
电路的安装过程
（1）连电路之前要先做好一切准备，如：先检查一下面包板是否完好，整理好要用的实验工具，再将要用到的芯片按类型分类，要用的电阻和电容按型号按大小和型号分类，这样在连接电路的时候又方便又不容易出错。
（2）开始连接电路，电路连接要求导线要横平竖直并且最好不交叉，所以要先考虑好电路的布局后根据电路连接合理的插接芯片，插芯片的时候也要注意，要把所有的管脚都插进去后要均匀平稳的按下去，拔芯片的时候也是要平稳，以免折断管脚。
（3）连电路是要分局部连接，每一个功能模块要分开接，这样连出的电路出了什么错误就比较容易发现并改正。
电路的调试过程
（1）用示波器来检测石英晶体振荡器的输出波形和频率，晶振正常的输出频率应该为32768Hz。
（2）将频率为32768Hz的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。
（3）将74LS90二分频产生的秒脉冲信号分别送入时、分、秒计数器，检查各级计数器的工作情况，正常的情况下应该是分、秒为60进制，小时为24进制，并检查个进制之间的进位是否正确。
（4）观察并检测校时电路的功能是否满足校时要求，即分和时可以单独校正，互不影响。
（5）数字钟的以上基本功能可以实现以后，再检测扩展电路，即整点报时电路的功能实现：利用此设计的校时功能，将时间调整为任意小时59分50秒，测试报时电路报时是否正确，即在59分51、53、55、57秒的时候出现四声低音报时，在59分59秒的时候为最后一声整点报时，报时结束后刚好为整点。
（6）计时、显示、校时和整点报时都没问题，调试完成。
出现的问题及解决方法：
（1）在检测秒计数器是否正确时，发现计数器不是从00开始计数，循环置数也不正确，检查了一下电路没有问题，检查芯片的好坏，再检查器件管脚的连接是否正确，悬空端、清零端与置一端是否连接正确，发现由于RD端未接，我将RD端接