数字石英钟.doc

目录电子技术课程设计目的 2数字式石英钟设计任务及要求 2第一章、系统原理概述 2第二章、各单元电路设计与分析 3第三章、电路的安装与调试 8第四章、设计心得 8附:元件明细表………………………………………………11参考文献………………………………………………………12一、。。。。。二、数字式石英钟设计任务及要求1、设计一台能以十进制数字显示“时”、“分”、“秒”的数字式石英钟以LED数码管作为显示器件。2、走时精度应高于机械时钟,具有校时功能(能对时、分进行校正)。时、分经过按键进行校正,至少有单向(最好双向),秒校正经过按键清零。3、具有模仿中央人民广播电台的整点报时功能,响1s,停1s,前四声为低音,最后一响为高音,音响结束时正好为整点。4、完成电路全部设计后,经过实验箱验证设计课题的正确性。第一章、系统原理概述1、数字钟的构成原理(1)数字钟的构成:振荡器、分频器、计数器、译码器、LED数码管显示器等几部分。(2)数字钟的时、分、秒实际上就是由一个24进制计数器(00-23),两个60进制计数器(00-59)级联构成。设计数字钟实际上就是计数器的级联。(3)芯片选型:由于24进制、60进制计数器均由集成计数器级联构成,且都包含有基本的十进制计数器,从设计简便考虑,芯片选择同步十进制计数器74LS160。2、数字钟电路系统的组成框图数字钟电路系统由主体电路和扩展电路两大部分组成。其中,主题电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。下图所示为数字钟的一般构成框图。3、系统的工作原理:振荡器产生的高频脉冲信号,作为数字钟的时间基准,再经过分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位,分计数器计满60后向时计数器进位,小时计数器按照24进制计数。计数器的输出经译码器输出或经七段译码器/驱动器(74LS47)由LED数码管显示输出。校时电路实现时、分的校正或调整、秒的清零。扩展电路整点仿电台报时、定时闹钟必须是在主题电路正常工作的情况下进行扩展。第三章、各单元电路设计与分析主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时,尽量选用同类型的器件,如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。(1)振荡器电路的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,一般选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。晶体振荡器电路为数字钟提供一个频率稳定准确的32768(215)Hz的方波信号,可保证数字钟的走时准确及稳定。下图所示为电子手表集成电路(如5C702)中的晶体振荡器电路,常取晶振的频率为32768Hz,因其内部有15级2分频集成电路,因此输出端正好可得到1Hz的标准脉冲。如果精度要求不高也能够采用由集成逻辑门与RC组成的时钟源振荡器。这里设振荡频率fo≈103Hz=1000Hz。晶体振荡器电路(2)分频器电路设计分频器的功能主要有两个:1、产生标准秒脉冲信号。2、提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。分频器电路将32768Hz的高频方波信号经CD4060分频后得到2Hz的方波信号,再利用分频器变成1Hz标准脉冲供秒计数器进行计数。分频器实际上也就是计数器。这里用74LS74联级构成,起电路图如下:(3)时间计数器电路的设计时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,。(a)、74LS160构成秒、分的六十进制计数器数字钟的“秒”、“分”信号产生电路能够用两个“可予制四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能,也能够构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器,因此需用两片74LS160就能够构成六十进制计数器了,当秒或分十位为0101、个位为1001时,就会向时或分个位产生进位,从而完成时钟功能。其电路框图如下:(b)、74LS160构成小时的二十四进制计数器 时计数器是一个24进制计数器,即当数字钟运行到23时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为00时00分00秒。二十四进制计数器,也是用两个74LS160集成块来实现的,方法与六十进制计数