数字逻辑实验报告.doc

数字逻辑实验报告.doc附件2数字逻辑实验报告序号:数字逻辑实验报告(12-13学年)学生姓名:依力夏提江·艾买尔学号:**********系别:计算机科学与技术班级:计12-1班指导教师:吴磊2013年12月20日题目1设计实现8线─3线普通二进制编码器(1)实验(设计)原理八-三优先编码器输入信号为din0,din1,din2,din3,din4,din5,din6和din7,输出信号为out2、out1、out0。输入信号中din7的优先级别最低,依次类推,din0的优先级别最高。也就是说若din0输入为1(即为高电平)则无论后续的输入信号怎么样,对应的这种状态一样,如若din0输入为0(即为低电平)则看优先级仅次于din0的din1状态决定,依次类推。因为din0到din7共8中状态,可以用3位二进制编码来表示。8-3优先编码器真值表如下表所示(2)根据实验原理列出真值表(3)说明程序中各部分的功能,对VHDL源程序说明和详细注释。例如:用VHDL语言设计8-3编码器。?libraryIEEE;--IEEE库?;--调用IEEE库中的程序包?;?;??entitybianmais--定义实体名bianma?port(?din:instd_logic_vector(0to7);--定 义输入信号din0,din1,din2,din3,din4,din5,din6,din7?EANABLE:instd_logic;--定义使能端?output:outstd_logic_vector(0to2);--定义输出信号out0,out1,out2?Q:outstd_logic_vector(2downto0);--定义计数器输出信号Q2,Q1,Q0?);?endbianma;????architecturebehavofbianmais--定义结构体名behav?signalsint:std_logic_vector(4downto2);?t:std_logic_vector(2downto0);??begin?process(din)?begin--计数器?ifEANABLE='1't<=cnt+'1';?endif;?endprocess;???process(din)?begin--逻辑功能描述字形?if(EANABLE='0')then?if(din(0)='1')thenoutput<="000";?elsif(din(2)='1')thenoutput<="100";?elsif(din(3)='1')thenoutput<="010";?elsif(din(4)='1')thenoutput<="110";?elsif(din(5)='1')thenoutput<="001";?elsif(din(6)='1')thenoutput<="101";?elsif(din(0)='1')thenoutput<="011";?elseoutput<="111";?endif;?elseoutput<="ZZZ";?endif;?endprocess;?Q<=cnt;?endbehav;实验已验机!??1行