尺子、果子和脑子.pdf

独创性(或创新性)声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得桂林电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切相关责任。本人签名:日期:关于论文使用授权的说明本人完全了解桂林电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属桂林电子科技大学。本人保证毕业离校后,发表论文或使用论文工作成果时署名单位仍然为桂林电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。(保密的论文在解密后遵守此规定)本学位论文属于保密在____年解密后适用本授权书。本人签名:日期:导师签名: 日期: 万方数据万方数据摘要摘 要无线信道的多径效应会使接收到的信号存在严重的码间干扰,引起接收信号较高的误码率降低了通信质量。最大似然序列估计(MLSE)是一种从误码率性能角度看最优的均衡算法,较适用于多径干扰较严重的无线信道环境。然而该算法复杂度较高,对硬件实现和实时性应用提出了挑战。故研究一种算法复杂度较低,同时性能与MLSE相近的改进算法显得尤为重要。目前在采用FPGA实现MLSE及其改进算法方面还很鲜见,故在此方面研究对今后相关工程实际应用有一定现实参考价值。本课题主要对MLSE算法及其降低复杂度的改进算法进行研究和FPGA实现,并在其基础上进一步研究了基于信道估计的自适应算法与其FPGA实现。文章首先给出基于Viterbi的标准MLSE算法实现步骤和仿真流程图。在此基础上对其FPGA实现方案进行详细设计,包括功能子模块划分、各模块内部接口、实现复杂度、信号状态转移流程,以及模块间时序协调等设计过程。在Quartus II下完成MLSE各子模块的Verilog编写调试和系统顶层设计与验证。在Simulink中构建无线多径信道系统模型,对已实现的基于FPGA的MLSE设计进行验证和分析,结果进一步验证了该设计的合理与正确性。研究了降低MLSE算法复杂度的两种方法:基于预均衡PREQ-MLSE算法和基于集分割的RSSE算法。通过Matlab对两者输出误码率性能仿真发现,RSSE算法性能更优。故在MLSE的FPGA实现基础上,对其各子模块和系统顶层设计进行相应的改进,完成RSSE算法的FPGA设计与实现。通过Quartus II与Simulink联合验证表明:RSSE算法复杂度较MLSE明显下降,所耗FPGA逻辑单元数节省近一半,但均衡后输出误码率性能则与MLSE较为接近。针对传统在MLSE输出末端加入信道估计单元存在较长判决时延的缺点,引入了逐幸存处理算法PSP有效解决了这一问题。但PSP算法存在计算量大和需要存储单元多不适合于FPGA实现的缺点,又引入了最小幸存处理算法MSP,它有效解决了FPGA实现上的可行性问题。分别对基于MLSE和RSSE算法的信道估计单元LMS-MSP进行了FPGA设计与验证。在此基础上对信道加入了前置滤波器设计,使携带有用信号能量集