同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过.ppt

同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过
实验五 总线基本实验
系统各部件与总线的连接方式
单总线连接方式
双总线连接方式
多总线连接方式
实验五 总线基本实验
单总线连接方式
CPU、主存和I/O设备同同一时刻只能有一个部件占用总线发送信息,但可以有多个部件通过
实验五 总线基本实验
系统各部件与总线的连接方式
单总线连接方式
双总线连接方式
多总线连接方式
实验五 总线基本实验
单总线连接方式
CPU、主存和I/O设备同挂接在一条总线上
结构简单，易于扩展
高速的存储器与低速的I/O接口竞争总线，影响存储器的读写速度，数据传输效率受限制
实验五 总线基本实验
双总线连接方式
在单总线结构基础上，增加一条CPU和主存之间的高速存储总线，减轻系统总线的负担
内存和外设之间仍然通过系统总线实现DMA操作，无须经过CPU
实验五 总线基本实验
三总线连接方式
在双总线结构基础上，增加I/O处理器
统一管理多个I/O接口，大大提高传输效率
实验五 总线基本实验
现代微型计算机的多总线结构
北桥
CPU
磁盘控制器
南桥
PCI接口卡
主存储器
PCI总线
声卡
MODEM卡
ISA接口卡
AGP总线
存储器总线
AGP显卡
ISA总线
前端总线
网络卡
USB卡
键盘、鼠标、串并行口
实验五 总线基本实验
总线通信方式
同步通信
采用时钟周期作为同步定时信号，收、发双方严格地按统一的基准时钟信号执行相应的动作
由于时间利用率比较低，不适合于在同一系统中既有高速部件又有低速部件的环境
适用于各部件存取速度差异比较小的情况，其同步时钟由存取速度最慢的部件来决定
PCI总线属于同步方式总线
实验五 总线基本实验
同步通信方式时序
地址
数据
时钟
总线周期
总线周期
时钟周期
实验五 总线基本实验
总线通信方式
异步通信
采用请求/应答方式实现总线传输操作，没有固定时钟周期和时钟同步信号
可以根据部件工作需要调整时间长短，时间利用率较高，控制更复杂
实验五 总线基本实验
异步通信方式时序
地址/数据
(发送方)请求
(接收方)应答
实验五 总线基本实验
异步通信的请求/应答方式
非互锁
发送方的请求信号和接收方的应答信号仅由设备自身定时，彼此之间不存在联锁关系
半互锁
发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号仅由设备自身定时
全互锁
发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号在获知请求信号结束后撤销，彼此之间互相联锁
时间安排紧凑，但实现较复杂
实验五 总线基本实验
异步通信三种请求/应答方式示意图
实验五 总线基本实验
总线仲裁
总线主设备 - 对总线有控制权
总线从设备 - 对总线无控制权
总线通信原则
通信前由主模块发请求
同一时刻只允许一对模块间通信
模块同时使用总线时,由总线控制器按判优原则决定哪个模块使用总线.
总线判优方式
集中式：总线控制逻辑集中的一处
分布式：总线控制逻辑分布在连接总线的各部件或设备中.
实验五 总线基本实验
集中控制的三种常见优先权仲裁方式
链式查询方式
计数器定时查询方式
独立请求方式
实验五 总线基本实验
链式查询方式
用3条控制线进行控制
BS(总线忙)；BR(总线请求)；BG(总线允许)
将BG串行地从一部件(I/O接口)送到下一个部件,直到到达有请求的部件为止
优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低
实验五 总线基本实验
链式查询方式
实验五 总线基本实验
计数器定时查询方式
总线上的任一设备要求使用总线时,通过BR线发出总线请求
中央仲裁器接到请求信号以后,在BS线为”0”的情况下让计数器开始计数,计数值通过一组地址线发向各设备
每个设备接口都有一个设备地址判别电路,当地址线上的计数值与请求总线的设备地址相一致时,该设备 置“1”BS线,获得了总线使用权,此时中止计数查询
实验五 总线基本实验
计数器定时查询方式
实验五 总线基本实验
独立请求方式
工作原理：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi. 当设备要求使用总线时,,给设备以授权信号BGi。
优点：响应时间快,确定优先响应的设备所花费的时间少,用不着一个设备接一个设备地查询。
其次,对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序;还可以用屏蔽(禁止)某个请求的办法,不响应来自无效设备的请求。
实验五 总线基本实验
独立请求方式