快速低压降(ldo)pfet调节器电路的制作方法.docx

快速低压降(ldo)pfet调节器电路的制作方法
专利名称：快速低压降(ldo)pfet调节器电路的制作方法
技术领域：
本发明涉及PFET调节器电路的领域，且更明确地说涉及低压降(LDO)PFET调节器电路的领域。
背景技术：
在三极管区中运行的判定电路；和图3说明双升压电路LDO PFET调节器电路，其通过使用第一和第二升压电路而具有PFET三极管区补偿。
具体实施例方式
图1说明现有技术LDO调节器电路100。正信道场效应晶体管(PFET)M5 115是电压调节元件。晶体管Q1 121、Q2 122、Q3 123、Q4 124和Q5 125形成运算放大器电路。电源电压由连接在第一电源电压输入端口100a与第二电源电压输入端口100b之间的电压源101提供。电压参考源(Vref)102通过电阻器R2 132而连接到晶体管Q1121的基极端子。因为晶体管Q2 122镜射晶体管Q1 121，所以晶体管Q2 122的基极端子上的电位约为Vref。用于提供第一电流(I1)的第一电流源103连接在晶体管Q1 121与Q2 122的发射极端子以及晶体管Q3 123与Q4124的发射极端子之间。运算放大器电路的跨导(gm)取决于晶体管对Q1 121和Q2 122，且由第一电流(I1)确定。输出端口100c连接到PFETM5 115的漏极端子，并经由电阻器R1 131而连接到第二电流源104以吸收第二电流(12)。
现有技术LDO电路100的经调节的输出电压(Vout)由式(1)确定Vout＝Vref+I2*R1 (1)如式(1)中所述，通过使用第二电流源104吸收电流，输出信号(Vout)增加且大于Vref。对于PFET M5 115处于其饱和运行模式(另外也称为线性运行模式)的状态来说，用于改变参考电压(Vref)的PFET调节器100的频率响应近似由式(2)表示ω＝gm/(Cdg+C1) (2)其中gm是由晶体管Q1 121和Q2 122形成的控制放大器的跨导，且Cdg是PFET M5 115的漏极栅极电容。电容器C1 141连接在FET M1 115的漏极与栅极端子之间。在饱和运行模式下，PFET M5 115的栅极端子像虚拟接地一样起作用。
从第一电流源103发射的第一电流(I1)理想地与绝对温度成比例，并与双极晶体管Q1 111和Q2 112结合使用以便相对于温度维持PFETM5 115近似恒定的增益。
运行中，随着PFET M5 115接近三极管运行区，PFET M5 115的反相p+信道长度增加，因此耗尽信道的百分比减小。最后，当PFET M5 115进入三极管区时(为低压降状态)，耗尽信道不再存在。从栅极端子到漏极端子的较大反相电压增益显著下降，且在某些情况下，下降到极端低压降状态的底线值(unity)以下。此时，PFET M5 115的主导电容是栅极端子到源极端子的电容，此时，PFET M5 115的栅极端子不再充分地充当虚拟接地。因此，PFET M5 115的互阻抗不再是1/ωCdg，且从其减小很多。PFET调节器电路100的频率响应类似地减小，且因此，在现有技术LDO调节器电路100的启用与禁用之间观察到时间滞后，类似于Trauth等人描述调节器电路的关闭特性时所报告的情况。此外，随着PFET M5 115接近三极