一种内置补偿电容的线性电压调整器的制作方法.docx

一种内置补偿电容的线性电压调整器的制作方法
专利名称：一种内置补偿电容的线性电压调整器的制作方法
技术领域：
本发明涉及电学领域，特别涉及一种内置补偿电容的线性电压调整器。
背景技术：
随着半导体エ艺的进步和电子市场越来越苛刻的要置电压VB与P型MOS管Mc的栅端连接，N型MOS管Mpass的漏端与电源Vin连接，开关SI的另一端、电阻Rl的另一端与地GND连接。本发明为高性能中央处理器，数字信号处理器，可编程逻辑器件，高性能转换器等芯片的集成供电IP，提供ー种内置补偿电容的线性电压调整器，无需外置大补偿电容，采用处理器寄生电容即可保证系统稳定工作，可方便的与大規模数字电路单片集成。
图I为本发明运算放大器电路结构图。图2为本发明EA误差放大器电路结构图。图3为本发明快速响应LDO电路结构图。
具体实施例方式以下结合附图和具体实施例对本发明做进ー步说明。本发明所描述的ー种内置补偿电容的线性电压调整器，由运算放大器，EA误差放大器和快速响应LDO组成。如图I所示，所述运算放大器，包括一个电流漏，五个P型MOS管和三个N型MOS管，ー个电阻，ー个电容。其连接方式为第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一 P型MOS管MPl的栅极连接；第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端ロ VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端ロ VN与第二 P型MOS管MP2的栅极连接；第二 P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一 N型MOS管匪I的栅极连接；第三P型MOS管MP3的漏极、第一 N型MOS管丽I的漏极、电容Ce的一端与第二 N型MOS管丽2的栅极连接；第四P型MOS管MP4的漏扱、电阻Re的一端、第二 N型MOS管匪2的漏极与运放的输出端Vout连接，电阻Re的另一端与电容Ce的另一端连接，第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极与电源VDD连接，第零N型MOS管MNO的源极、第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、电流源I的流出端与地GND连接。如图2所示，所述EA误差放大器，为共源共栅单级放大器，包括七个P型MOS管和四个N型MOS管。其电路连接方式为第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二 P型MOS管MP2的栅极与该误差放大器的同向输入端连接；第三P型MOS管MP3的栅极与该误差放大器的反向输入端连接；第二 P型MOS管MP2的漏极、第三N型MOS管匪3的源极与第一 N型MOS管匪I的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二 N型MOS管丽2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管匪3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接； 第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的