实验一 一位二进制全加器设计实验.doc

------------------------------------------------------------------------------------------------ ——————————————————————————————————————实验一一位二进制全加器设计实验南昌大学实验报告学生姓名: 学号: 专业班级: 中兴 101 实验类型:■验证□综合□设计□创新实验日期: 2012 9 28 实验成绩: (1) 掌握 Quartus II的 VHDL 文本设计和原理图输入方法设计全过程;(2) 熟悉简单组合电路的设计, 掌握系统仿真, 学会分析硬件测试结果; (3) 熟悉设备和软件,掌握实验操作。(1 )在利用 VHDL 编辑程序实现半加器和或门,再利用原理图连接半加器和或门完成全加器的设计,熟悉层次设计概念; (2 )给出此项设计的仿真波形; (3) 参照实验板 1K100 的引脚号, 选定和锁定引脚, 编程下载, 进行硬件测试。 1 位全加器可以用两个 1 位半加器及一个或门连接而成。而一个 1 位半加器可由基本门电路组成。(1) 半加器设计原理能对两个 1 位二进制数进行相加而求得和及进位的逻辑电路称------------------------------------------------------------------------------------------------ ——————————————————————————————————————为半加器。或: 只考虑两个一位二进制数的相加, 而不考虑来自低位进位数的运算电路,称为半加器。图 1 为半加器原理图。其中: a、 b 分别为被加数与加数, 作为电路的输入端; so 为两数相加产生的本位和,它和两数相加产生的向高位的进位 co 一起作为电路的输出。半加器的真值表为表1 半加器真值表由真值表可分别写出和数 so ,进位数 co 的逻辑函数表达式为: so?ab?ab?a?b (1) co?ab (2) ??图1 半加器原理图(2) 全加器设计原理除本位两个数相加外, 还要加上从低位来的进位数, 称为全加器。图2 全加器原理图。全加器的真值表如下: 表2 全加器真值表其中 a 为加数, b 为加数, c 为低位向本位的进位, co 为本位向高位的进位, so 为本位和。图 2. 全加器原理图四. 实现方法一: 原理图输入法设计( 自己独立完成) 1. 建立文件夹建立自己的文件夹( 目录),如 c:\myeda , 进入 Windows 操作系------------------------------------------------------------------------------------------------ ——————————————————————————————————————统? QuartusII 不能识别中文, 文件及文件夹名不能用中文。 2. 原理图设计输入打开 Quartus II ,选菜单 File → New ,选择“ Device Design File->Block Diagram->Schematic File ”项。点击“ OK ”, 在主界面中将打开“ Block Editor ”窗口。(1) 放置元件在原理图编辑窗中的任何一个空白处双击鼠标左键或单击右键, 跳出一个选择窗,选择此窗中的 Enter Symbol 项输入元件,出现元件选择窗口。元件选择窗口窗口中 Symbol Libraries: 的路径 c:\ Quartus2\max2lib\prim 下为基本逻辑元件库, 双击之,在 Symbol Files: 下出现 pri m 中的所有元件, 选中你需要的元件(如: 二与门,即 and2 ); 或者在 Symbol Name: 中直接输入元件名称( and2 ) ,单击 OK 键。你需要的元件( and2 )会出现在原理图编辑窗中。为了设计半加器, 分别调入元件 and2 、 not 、 xnor 、 input 和 output 。? 如果安放相同元件,只要按住 CTRL 键,同时用鼠标拖动该元件。(2) 添加连线把鼠标移到引脚附近, 则鼠标光标自动由箭头变位十字, 按住鼠标左键拖动, 即可画出连线。然后用鼠标分别在 input 和 output 的 PIN-NAME 上双击使其变黑色, 再用键盘分别输入各引脚名: ain 、 bin 、 co和 so。-----------------------------------------------------------------------