soc的低功耗设计.doc

SOC 的低功耗设计系统集成芯片设计论文关键词 SoC ,低功耗设计,零翻转编码地址总线 SOC 从 20 世纪 90 年代后期 SoC(System ona Chip) 出现到现在, 随着超深亚微米工艺的不断发展, SoC 的发展日新月异, 基于 SoC 的开发平台,分享 IP 核开发与系统集成成果成为 IT 行业发展的重要趋势, 在此过程中价值链重整导致产品发展技术在关注面积、延迟、功耗的基础上,向高成品率、高可靠性、低成本、易用性等转移, 功耗成为与面积和性能同等重要的设计指标。低功耗需求是 SoC 发展的推动力之一, 如何降低功耗又是 SoC 面临的艰巨任务之一。 SoC 技术的发展使得单个芯片集成所有的处理部件成为可能, 这些处理部件可以包括基本的晶体管、不同的处理器核、内存单元甚至模拟单元。包含了如此众多的部件, 功耗设计将成为一个关键且复杂的课题。这是因为: ●能源限制,因为随着便携式移动通信和计算产品的普及,对电池的需要大大增强, 但电池的技术相对落后, 发展缓慢, 这就需要在低功耗领域有所发展。●电路的功耗会全部转化成热能,过多的热量会产生焦耳热效应, 加剧硅失效, 导致可靠性下降, 而快速散热的要求又会导致封装和制冷成本提高。●功耗大导致温度高,载流子速度饱和, IC 速度也无法再提升。●环保期望,功耗降低,散热也会减少,因而就会减少对环境的影响。在解决低功耗问题的过程中, 人们尝试了许多方法。在 IC 发展的历史上, 通过单纯在工艺上缩小器件体积和降低操作电压来降低功耗, 已经取得了很大的成效, 不过已经接近其物理极限。当前在超深亚微米工艺下的 SoC 设计过程中, 需要在系统级、体系结构级、 RTL 、门级, 到最后的版图级进行协同设计,才能同时保证提高性能和减少功耗。一. SOC 器件的功耗分析低功耗研究都从分析功耗的来源入手,主要立足于晶体管级, CMO S 功耗可分为三部分,一部分是电路在对负载电容充电放电引起的动态功耗,另一部分是由 CMOS 晶体管在跳变过程中的短暂时间内, P 管和 N管同时导通而形成电源和地之间的短路电流造成的功耗, 第三部分是由漏电流引起的静态功耗。式( 1)、(2 )是 SoC 功耗分析的经典公式: P?PSwitching?PShortCircuit?PLeakage (1) 1 系统集成芯片设计论文?ACV2f??AVIshort?VIleak (2) 其中 f 是系统的频率; A 是跳变因子,即整个电路的平均反转比例;C 是门电路的总电容;V 是供电电压;? 是电平信号从开始变化到稳定的时间。 1 .跳变功耗跳变功耗是由每个门的输出端电容充放电形成的,以反相器为例,如图1 所示,设 Vin 是周期为 T 的方波(上升和下降时间很小,忽略不计), 当输入端 Vin 从高电平变为低电平时, P 管逐渐打开,而 N 管逐渐闭合, 所以电源端 Vdd 给电容 CL 充电, Vout 逐渐变为 Vdd ;当 Vin 从低电平变为高电平时,N 管逐渐打开,而P 管逐渐闭合, 电容 CL 开始放电到地, 从而形成跳变功耗。因此: PSwitching C?L TVdd1?TT/21i(t)Vdt?iP(t)(Vdd?Vout)dtNout??TT/20C?L T0T ?V 0outdVoutVdd?(Vdd?Vout)d(Vdd?Vout) 2?CLVdd/T 2?fCLVdd (3) 2CV/2 , 通过 P管 Ldd 一个周期包含两个跳变。输出端从 0 变为 1时, 电源端损失能量为时, 能量消耗于阻性通路, 以热量形式释放; 当输出端从 1 变为 0时, 存储在电容 CL 上的 2CLVdd/2 通过 N 管时转化成热能。当考虑所有晶体管时,公式( 3) 就变为公式( 2 )中的第 1 项。因此跳变功耗主要研究器件工艺的工作电压如何降低, 单元器件负载电容如何减小,部件 2 系统集成芯片设计论文工作频率如何降低,电路活动因子如何减小等。 2 .短路功耗短路功耗也叫直通功耗。如图 2 所示, Vin 在高、低电平间不断变化的过程中,当 VTn < Vin < Vdd - |VTp| 时( VT n为N 型管导通电压值,VT p 位P 型管导通电压值),N 管和 P 管都导通, 从而有 Vdd 到 Ground 的通路, 形成短路电流。短路功耗的公式是: PShortCircuit? (4) ??(Vdd?Vt)3?/12T VV 其中? 为电平信号从开始变化到稳定的时间, ? 由电路的工艺决定, dd和t 分别表示器件电源电压和阈值电压, T 表示电路的跳变周期。公式( 4 )是假设 CL 对短路电流没有影响下推导出的,实际上当 CL 变大时所