8路计时抢答器设计报告.doc

数字电子技术基础课程设计
-----八位计时抢答器
设计理念
智力竞赛是一种生动活泼的教育方式,在各种智力竞赛中,最最激烈的便是抢答环节的比赛。抢答引起参赛者和观众极大地兴趣,在短时间内,参赛选手在主持人抢答的口令下达后开始抢答,充分体现出参赛者思维的活跃。在这类比赛中,对于谁先谁后抢答,在什么时候抢答,如何限定抢答的规定时间等问题,如果单凭主持人主观的判断,就很容易出现误判。所以我们就需要一种具备自动锁存、置位、清零等功能的只能抢答器来解决这些问题。
设计要求
设计一个具备计时功能的八路抢答器,它所要实现的功能如下:
给八位参赛选手分别配备一个抢答按钮,编号为K0、K1、K2、K3、K4、K5、K6、K7。
主持人可以主持抢答、计时的开始与清零。
抢答器可以显示出最先按下抢答键的选手编号。
抢答器具有60秒倒数计时功能。
抢答规则:
主持人按下开始抢答键,选手可以开始抢答,同时计时器开始60秒钟倒计时,选手通过优先按键得到抢答机会后,在计时器所显示的剩下时间内完成抢答,否则扣分。
设计方案
1、设计思路
根据设计的要求,我们小组的设计思路如下:
抢答按钮
优先编码电路
译码电路
锁存器
控制电路
主持人控制开关
计时电路
译码电路
该抢答器由开关电路、触发电路、触发锁存电路、优先编码电路、译码电路、计时电路所组成。
2、具体电路的设计及其工作原理
(1)电源电路
限于我们现成的电源只有9V直流电源,但是我们的电路工作电压应该是5V的稳压直流电源,我们通过利用7805芯片对9V进行降压处理,形成直流5V稳压电源。

(2)抢答电路

工作原理:
74LS148有8个信号输入端I0 ~ I7、3个二进制码输出端A0 ~A2、输入使能端EI、输出使能端EO和优先编码工作状态标志GS, 其功能如表1 所示。由表可知, 当EI的非=0时, 编码器工作; EI的非=1, 则不论8个输入端为何种状态, A0、A1、A2 输出为1,15端和14端输出为1,编码器处于非工作状态。(附74LS148引脚图与真值表)
当抢答开关S0 ~S7 中的任意一个开关按下时,编码器输出相应按键对应的二进制代码,低电平有效。编码器输出A0、A1、A2,工作状态标志GS作为锁存器电路的输入信号,输入使能端I应跟锁存器电路的Q端相连接,使I端为时锁定编码器的输入电路,使其他输入开关不起作用。
锁存电路由4个RS锁存器74LS279组成。74LS279是由4个基本的RS触发器构成的锁存电路, S端为置位端, R端为复位端,通常情况下输入端为高电平, 触发器处于保持状态。R端接主持人控制开关,抢答前,控制开关使锁存器输出为零。74LS279的1S1、1S2、2S、3S1、3S2、4S分别与编码器的输出端14、9、7、6脚连接,当抢答开关按下时, 编码器输出相应的二进制代码,锁存器锁存相应的二进制代码。编码器工作状态标志GS使锁存器输出1Q为1, 1Q连接到编码器74LS148的输入使能端EI,封锁其它路输入,同时接译码电路74LS48的控制端,当控制端为高电平时,译码器工作;当控制端为低电平时
,七段码a ~g段全不亮。Q1、Q2、Q3 与译码显示电路的输入端相连,控制开关S由主持人控制,系统复位后才可进行下一轮抢答。(附74LS279的引脚图和真值表)

(2)计时电路
工作原理:
该部分电路由NE555构成脉冲发生电路、74LS192十进制加减计数器和74LS48译码显示电路构成。
NE555构成的多谐振荡器,通过f=/[R1+2R2)C],选取适当的R、C的值,构成适当震荡频率的脉冲发生器,从555的第3端输出到计数器的倒数计数触发端。(附NE555的引脚图)

计数器部分由两个74LS192构成。74LS192是双时钟十进制加减计数器,清零端解低电平,置数端接主持人开关。通过对74LS192的1、9、10、15端进行置数(分别为0110 0000),实现当主持人开关打开时,置数端相当于接入高电平,计数器开始倒数计时60秒,当主持人开关合上时,置数端相当于接地,此时计数器回到置数状态,显示数字“60”。两个74LS192的2、4、6、7端分别接对应74LS48的数据输入端,让74LS48译码器进行译码,并通过共阴极七段数码显示器显示出倒数的数字。(附74LS192引脚图和功能表)
MR
PL
CPU
CPD
工作模式
1
X
X
X
清除
0
0
X
X
预置
0
1
1
1
保持
0
1
↑
1
加计数
0
1
1
↑
减计数

(3)、综合电路
小组成员分工
成员姓名
负责部分
杨耀