arm cortex m3权威指南读书笔记.docx

chapterI介绍
ARMv7A:用于高性能的“开放应用平台”——越发接近电脑
R：用于高端嵌入式系统，尤其是那些带有实时要求的一一既要快又要实时M:用于深度嵌入的、单片机风格的系统中
ChapterIIC0RTEX-M3概览
哈
-i^J异営类型
0
N/A
N/A
没电申辰行
1
-3(
2
NM]
-2
不可曰片F断i睪旦汗部MM]351人茫〕
3
S«：hand}fault
-1
?■上沂T海fault
4
MemManage
fault
妄置眶faultPMPU访问盘规逓诂问耳淞它・
5
.a®fault
■:实進呼)
6
用法:us为朗
Fault
由于桓宇醫逞导孩也竺苇
7-10
空隹
N/A
\/A
11
SVCall
可疥
12
13
N/A
N/A
14
PendSV
S3罢统富餐亍购■可悬圭■常(pendablerequsst)
15
Syslkk
吾迓;超砥剁:也就晶乏朗性汩出的垃宦盯一译芒、
1E
[RQ旳
L7
[RQ#L
可疥
JK断丸
_
255
IRQ#2站
可as
外中斷#2騎
30
它支持16-4-1=11个内部异常源，以及240个外部终端输入。
!!：在CM3中取消了FIQ的概念(v7前的ARM都有这个FIQ,快中断请求)，这是因为有了更新更好的机制一一中断优先级管理以及嵌套中断支持，它们被纳入CM3的中断管理逻辑中。因此，支持嵌套中断的系统就更容易实现FIQ。
Cortex-M3在进入异常服务例程时，自动压栈了R0-R3,R12,LR,PSR和PC,并且在返回时自动弹出它们，这多清爽!
ChapterIIIcortex-m3基础
-i^J异営类型
R15：如果向PC中写数据，就会引起一次程序的分支(但是不更新LR寄存器)。CM3中的指令至少是半字对齐的，所以PC的LSB总是读回0。然而，在分支时，无论是直接写PC的值还是使用分支指令，都必须保证加载到PC的数值是奇数(即LSB=1)，用以表明这是在Thumb状态下执行。倘若写了0,则视为企图转入ARM模式，CM3将产生一个fault异常。
特殊功能寄存器只能被专用的MSR/MRS指令访问，而且它们也没有与之相关联的访问地址。
MRS<gp_reg>,<special_reg>;读特殊功能寄存器的值到通用寄存器
MSR<special_reg>,<gp_reg>;写通用寄存器的值到特殊功能寄存器
程序状态寄存器内部又分为3个子状态寄存器：
应用程序PSR(APSR)
中断号PSR(IPSR)
执行PSR(EPSR)
MRS
R0,
BASEPRI
MRS
R0,
FAULTMASK
MRS
R0,
PRIMASK
MSR
BASEPRI
R0
这三个寄存器的访问方法：
这个三个PSR可以通过MSR/MR