最新Cadence-使用参考手册.doc

Cadence 使用参考手册
邓海飞
微电子学研究所设计室
2000年7月
目录
概述 1
Cadence概述 1
ASIC设计流程 1
第一章 Cadence 使用根底 程。
ASIC设计流程
设计流程是标准设计活动的准那么，好的设计流程对于产品的成功至关重要。本节将通过与具体的EDA工具〔Synopsys和Cadence〕相结合，概括出一个实际可行的ASIC设计的设计流程。图1－1是实际设计过程中较常用的一个流程。
Cadence使用说明
〔接下一页〕
Cadence使用说明
图1－1 ASIC设计流程图
N
这是深亚微米设计中较常用的设计流程。在该设计流程中，高层次综合和底层的布局布线之间没有明显的界线，高层设计时必须考虑底层的物理实现〔高层的划分与布局规划〕。同时，由于内核〔Core〕的行为级模型有其物理实现的精确的延时信息，使得设计者可在设计的早期兼顾芯片的物理实现，从而可以较精确的估计互连的延时，以到达关键路径的延时要求。同时，布局布线后提取的SDF文件将被反标到综合后的门级网表中以验证其功能和时序是否正确。
Cadence使用说明
从该流程中可看出，在实际设计中较常用到的Cadence的工具有Verilog HDL仿真工具Verilog-XL,电路设计工具Composer，电路模拟工具Analog Artist,幅员设计工具Virtuoso Layout Editor,幅员验证工具Dracula和Diva以及自动布局布线工具Preview和Silicon Ensemble。本册子将对这些工具作一个初步介绍。如果读者想进一步了解某个软件的使用，可参考本册子提供的相关在线文档以进一步熟练。
Cadence 使用手册 第二章 Cadence 使用根底
Cadence 使用根底
Cadence 软件的环境设置
要使用Cadence,必须在自己的计算机上作一些相应的设置，这些设置包括很多方面，而且不同的工具可能都需要进行各自的设置。读者如果遇到这方面的问题，可以参考一下openbook中的Configuration Guides及各工具的user guide或者reference,其访问的方法是 main menu-> System Administration-> Configuration Guides。但作为初学者，只需进行以下几项设置：
.cshrc文件的设置
，所使用的licence文件等。，其中Cadence所在的目录为/EDA04/cds97a/。
＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃ Cadence ＃
＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃＃
setenv CDS_ROOT /EDA04/cds97a
setenv CDS_INST_DIR /EDA04/cds97a
set path = ($path $CDS_INST_DIR/tools/dfII/bin
$CDS_INST_DIR/tools/bin)
setenv LM_LICENSE_FILE /EDA04/cds97a/share/license/
。
.cdsenv文件设置
.cdsenv文件中包含了Cadence软件的一些初始设置，该文件是用Skill语言写成的。Cadence可直接执行。
.cdsinit设置
，.cdsinit中也包含了Cadence软件的一些初始化设置，该文件是用Skill语言写成的。在Cadence启动时，会首先自动调用这两个文件并执行其中的语句。假设仅为初学，可以不编写这两个文件，Cadence会自动调用隐含的设置。假设想更改设置，可参考一些模板文件进行编写。在install_dir/tools/dfII/cdsuser目录下有一些隐含的模板文件。：
Cadence 使用手册