电工学（少学时）第3版 唐介-电工学-第13章时序逻辑电路.ppt

第13章时序逻辑电路
基本双稳态触发器
钟控双稳态触发器
寄存器
计数器
集成定时器
下一章
上一章
返回主页
1
双稳态触发器:
由门电路加上适当的反馈而构成的一种新
的逻辑部件。
双稳态触发器与门电路区别:
双稳态触发器输出电平的高低不仅取决于
当时的输入,还与以前的输出状态有关,是有
记忆功能的逻辑部件。
基本双稳态触发器
2
大连理工大学电气工程系
逻辑状态相反
触发器的状态:
Q
= 1
Q = 0
Q = 1
Q
= 0
规定: Q 端的状态为
触发器的状态。
一、输入为低电平有效的基本 RS 触发器
复位状态
置位状态
1. 电路
2 &
Q
Q
R
S
1 &
3
大连理工大学电气工程系
0
1
0
1
0
1
0
1
1 1
0 1
1 0
0 0
Qn
Qn+1
S
R
1 1
1 0
0 1
→0
→1
0
1 0
0 1
1
→1
→0
2. 逻辑功能
Qn
2 &
Q
Q
R
S
1 &
4
大连理工大学电气工程系
0 1
→0
→1
1 0
1 0
0
0
:直接置 0 端
直接复位端
R
0 1
1 0
→1
→1
1 1
→0
0
2 &
Q
Q
R
S
1 &
0
1
0
1
0
1
0
1
1 1
0 1
1 0
0 0
Qn
Qn+1
S
R
Qn
0
5
大连理工大学电气工程系
0 1
→1
1
1
0 1
1 0
→1
1 0
:直接置 1 端
直接置位端
S
1 1
→0
0
0 1
→0
→1
2 &
Q
Q
R
S
1 &
0
1
0
1
0
1
0
1
1 1
0 1
1 0
0 0
Qn
Qn+1
S
R
Qn
0
1
6
大连理工大学电气工程系
0 0
1
1
0 1
1 0
→1 →1
负脉冲有效
2 &
Q
Q
R
S
1 &
0
1
0
1
0
1
0
1
1 1
0 1
1 0
0 0
Qn
Qn+1
S
R
Qn
0
1
不定
7
大连理工大学电气工程系
R S Qn+1
0 0 不定
0 1 0
1 0 1
1 1 Qn
3. 真值表
4. 逻辑符号
R 和 S 端部各加一个
小圆圈,表示输入
信号为低电平有效。
Q
Q
R
S
8
大连理工大学电气工程系
二、输入为高电平有效的基本 RS 触发器
1. 电路
R S Qn+1
0 0 Qn
0 1 1
1 0 0
1 1 不定
2. 真值表
3. 逻辑符号
R 和 S 端部不加一个小
圆圈,表示输入信号为
高电平有效。
R
S
2 ≥1
Q
Q
≥1 1
Q
Q
R
S
9
大连理工大学电气工程系
一、RS 触发器
1. 电路结构
四门钟控型电路结构
门 1、2 组成基本 RS
触发器,门 3、4 组成
导引电路。
Q
Q
& 1
RD
SD
S
R
CP
S′
2 &
& 3
4 &
R′
钟控双稳态触发器
时钟脉冲:指挥各触发器动作的信号。
钟控触发器:又称同步触发器。
按逻辑功能分类:
RS 触发器、JK 触发器、
D 触发器、T 触发器。
10
大连理工大学电气工程系