fpga实验报告.doc

西安邮电学院

基于FPGA的MP3播放器
设计报告
学院:通信与信息工程学院
班级:********
姓名:********
学号:************
基于FPGA
——MP3播放器设计报告
引言:
随着数字声音作为一种存储、处理和传输高保真声音的方法在消费电子等领域的广泛应用,与之相关的数字音频压缩技术也得到了充分的发展,的日益普及更是将数字音乐推向了高潮。随着集成电路的发展,嵌入式系统发生了深刻的变革,各种消费类电子产品、终端设备都采用了嵌入设计技术。So PC 技术作为嵌入式系统的重要分支,最近两年发展迅猛,使用软核处理器的概念更加明确,但目前市场上还很少有软核控制器的产品。随着软核处理器的不断成熟,软核处理器必将应用在各种设备上,使得终端产品的价格也会因此而降低。在此,采用So PC技术,设计了由Nios Ⅱ软核处理器作为中央处理单元、开发音频控制器及I2 C 控制器等IP核构成的音频播放器系统。
实验目的:
1. 熟悉SOPC技术,设计由Nios Ⅱ软核处理器作为中央处理单元、开发音频控制器及I2C 控制器等IP核构成的音频播放器系统。
。
。
:
-70的一套完整实验开发板

:
实现具有现代流行的MP3音乐播放器的大部分功能。如:播放、暂停、快进、快退、上一曲、下一曲、单曲循环、随机播放、顺序播放、循环播放。因为使用了
DE2开发平台,它还具有强大的显示功能,如:总歌曲数目、当前播放歌曲数、当前播放歌曲名以及同步歌词显示。

:
2. 分析MP3播放器设计的系统结构
一个完整MP3播放器:中央处理器、解码器、存储设备、主机通讯端口、音频DAC和功放、显示界面和控制键。其中中央处理器和解码器是整个系统的核心。这里的中央处理器我们通常称为MCU(单片微处理器),简称单片机。它运行MP3的整个控制程序,也称为fireware(或者固件程序)。控制MP3的各个部件的工作:从存储设备读取数据送到解码器解码;与主机连接时完成与主机的数据交换;接收控制按键的操作,显示系统运行状态等任务。解码器是芯片中的一个硬件模块,或者说是硬件解码(有的MP3播放机是软件解码,由高速中央处理器完成)。它可以直接完成各种格式MP3数据流的解码操作,并输出PCM或I2S格式的数字音频信号。如图:
3. 本实验使用的硬件开发平台是DE2 开发板,它是Altera公司针对大学教学以及研究机构推出的FPGA开发平台。DE2 平台上提供的硬件资源有Altera Cy2clone Ⅱ系列的EP2C35F672C6 ; 主动串行配置器件EPCS16U30 ;编程调试和用户API 设计的USB Blast2er ,支持J TA G模式和AS式;512KB SRAM ;8 MBSDRAM ;4 MB FLASH ;SD 卡接口;两个板上时钟源,50 MHz 和27 MHz ;24 位音频编解码器等。
系统硬件框图和系统结构框图如下图所示。

实验分为UART模块、SRAM模块、SDRAM模块、LCD模块、SD接口模块、I2C控制模块、Audio CODEC ADC接口等。在这里的大多数模块,我都是直接调用Altera 提供的IP核,所以不做太多介绍)
⑴音频控制模块:
音频控制模块由两个自定制的IP 核实现,Audio模块和Audio_full模块。
⑵ Audio模块:
Audio模块包括三个用VHDL 语言编写的功能模块, 它们分别为音频C ODEC提供匹配的时钟,一个16bit × 256 的FIFO和数据传输控制。由于开发板上只提供27MHz 和50MHz 时钟,所以需要P L L (锁相环) 为CODEC 生成匹配时钟,使其正常工作。16bit× 2 5 6 的F I F O 作为M P 3 解码后的1 6 位PCM 数据的缓存,在PCM 数据不断送到FIFO 的同时,先进FIFO的数据也不断输入音频CODEC 。数据传输模块就是用硬件描述语言来实现音频CODEC时序,这样音频CODEC就可以正常运行了。
⑶ Audio_full模块:
Audio_full模块作用就像是16bit× 256FIFO的开关,它用VHDL ,Audio_full 阻止PCM 数据进入FIFO;当FIFO不满的时候, 才让PCM 数据进入FIFO 。这两个模块都是由FPGA 来实现的, 所以具有很强的灵活性和高效性, 如果外部器件改变,它们可以根据CODEC不同的需求进行修改,迅速构建