第五章 锁存器和触发器.ppt

第五章
锁存器和触发器
1
第五章锁存器和触发器
§ 双稳态存储单元电路
§ 锁存器
§ 触发器的电路结构和工作原理
§ 触发器的逻辑功能
2
§ 双稳态存储单元电路
一、电路结构
1
1
G
G
1
2
vI1
Q
Q
vI2
将两个非门接成如图所示的交叉耦合形式,则构成最基本的双稳态电路。
3
二、逻辑状态分析
若
若
1
1
G
G
1
2
vI1
Q
Q
vI2
4
§ 锁存器
锁存器和触发器: 是构成各种时序电路的存储单元电路,都具有
0和1两种稳定状态,一旦状态确定,就能自行保持,即长期存储1位
的二进制码,直到有外部信号作用时才有可能改变.
锁存器:是一种对脉冲电平敏感的存储单元电路,它们
可在特定脉冲输入电平作用下改变状态.
触发器:由锁存器构成,是一种对脉冲边沿敏感的存储
电路,它们只在作为触发信号的时钟脉冲上升沿或下降
沿大变化瞬间才能改变状态.
一、基本概念
5
(1)电路结构:由门电路组成的,它与组合逻辑电路的根本区别在于,电路中有反馈线,即门电路的输入、输出端交叉耦合。
R
S
Q
Q
二、SR锁存器
(由与非门构成)
6
两个输入端
锁存器的基本形式
&
a
&
b
反馈
两个输出端
——基本 SR 锁存器
反馈
正是由于引入反馈,才使电路具有记忆功能!
7
输入RD=0, SD=1时
若原状态:
1
1
0
0
1
0
1
0
输出仍保持:
&
a
&
b
若原状态:
0
1
1
1
1
0
1
0
输出变为:
置“0”!
&
a
&
b
结论:无论原状态如何,只要R=0, S=1,输出均为
8
输入RD=1, SD=0时
若原状态:
1
0
1
0
1
0
0
1
输出变为:
&
a
&
b
若原状态:
0
0
1
1
0
1
0
1
输出保持:
&
a
&
b
置“1”!
结论:无论原状态如何,只要R=0, S=1,输出均为
9
输入RD=1, SD=1时
若原状态:
1
0
1
1
1
0
0
1
输出保持原状态:
若原状态:
0
1
1
1
0
1
1
0
输出保持原状态:
&
a
&
b
&
a
&
b
保持!
10