下载此文档

第05讲 并行IO端口.doc


文档分类:IT计算机 | 页数:约3页 举报非法文档有奖
1/3
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/3 下载此文档
文档列表 文档介绍
第五讲并行I/O端口
教学方法: 讲授法
授课时数: 2学时
教学目的:
1、了解8031最小系统
2、掌握P0 、P1、P2、P3口的使用
3、P0 、P1、P2、P3口的结构特点
教学重点:
P0 、P1、P2、P3口的使用
教学难点:
P0 、P1、P2、P3口的电路结构
教学环节:
组织教学:(5分钟) 检查学生人数,强调课堂纪律和要求,自我介绍。
新授课: (70分钟)
组织教学:点名。
复习旧课:1、MCS-51机的组成有几大部分?
2、外部引脚ALE、/PSEN、/EA、RST的功能是什么?
引入新课: §2-5 并行I / O端口
四个端口、双向、每个口包含一个锁存器、一个输出驱动器和二个输入缓冲器。
一、P0口
1、结构(P0口电路图)
2、通用I / O口
1)读(端口外数据内部寄存器)
方式1(读锁存器)Q G2 D 内部总线,适于“读—修改—写”
方式2(读引脚):P0·x G1 D 内部总线。
作为通用I / O使用, 是一个准双向口:
“在输入数据时应先把口置1,使两个FET都截止,引脚处于悬浮状态,可作高阻抗输入”
2)写(片内数据端口)
数据锁存 MUX P0·x
3)地址/数据总线口
控制MUX
写:地址/数据为1,P0·x ——高
地址/数据为0,P0·x ——低
读:经缓冲器G1读入
4)负载能力
可带8个TTL输入,驱动NMOS时,接上拉电阻。
总结特点:
(1)P0口可作通用I / O口使用,又可作地址/数据总线口;
(2)P0既可按字节寻址,又可按位寻址;
(3)P0作为输入口使用时:是准双向口;
(4)作通用I / O 口输出时:是开漏输出;
(5)作地址/数据总线口时,P0是一真正双向口,而作通用I / O口时,只是一个准双向口
二、P1口
结构
(逻辑电路图)
只能作I / O口用,且是一个准双向口。
内部已有上拉电阻,不是开漏输出口。
2、特点
(1)无地址/数据口功能
(2)可按字节寻址,也可按位寻址
(3)作I / O输入口时:是一准双向口,不是开漏输出。
三、P2口
1、结构
2、特点
(1)当P2口作为通用I / O时,是一准双向口。
(2)从P2口输入数据时,先向锁存器写“1”。
(3)可位寻址,也可按字节寻址
(4)可输出地址高8位。
四、P3口
1、结构图
2、特点
(1)作通用I / O时,“选择输出功能”应保持高

第05讲 并行IO端口 来自淘豆网m.daumloan.com转载请标明出处.

非法内容举报中心
文档信息
最近更新