数字电路时分秒.doc

目录
一设计任务与要求
二电路设计原理工作原理
三校准电路
四电路仿真图
五电路所用器件
六心得体会
七参考文献
课程设计时间和课程设计题目
1、课程设计时间:2010年6月28日至7月2日
2、课程设计题目:数字电子技术课程设计(数字式电子时钟设计)
一设计的任务与要求
设计指标
(一)基本功能
(1) 设计一个时分秒计数器,并具有译码显示功能:其中时为24进制,分秒为六十进制;
(2) 小时、分钟及秒均可手动校准;
(3) 具有清零功能
(二)扩展功能
实现整点报时功能,要求报时声响四低一高,报时声响持续一秒,间隔一秒,最后一响结束为整点。
设计要求
1. 画出电路原理图(或仿真电路图);
2. 元器件及参数选择;
3. 写设计报告(简洁论述设计题目的电路工作原理,包括整体方案论述,各单元电路论述,调试运行结果等。论述过程需有局部原理图配合)
二电路设计原理工作原理
秒、分、时计时器电路设计
秒、分计数器为60进制计数器,小时计数器为二十四进制计数器。实现这两种模数的计数器采用中规模集成计数器74160构成。
74160功能介绍
由六个74160计数器组成时分秒的计数器,74160是一个4位二进制的计数器,它具有异步清除端与同步清除端不同的是,它不受时钟脉冲控制,只要来有效电平,就立即清零,无需再等下一个计数脉冲的有效沿到来。
具体功能如下:
(1.)异步清零功能
只要(CR的非)有效电平到来,无论有无CP脉冲,输出为“0”。在图形符号中,CR的非的信号为CT=0,若接成七进制计数器,这里要特别注意,控制清零端的信号不是N-1(6),而是N(7)状态。其实,很容易解释,由于异步清零端信号一旦出现就立即生效,如刚出现0111,就立即送到(CR的非)端,使状态变为0000。所以,清零信号是非常短暂的,仅是过度状态,不能成为计数的一个状态。清零端是低电平有效。
(2.)同步置数功能
当(LD的非)为有效电平时,计数功能被禁止,在CP脉冲上升沿作用下D0~D3的数据被置入计数器并呈现在Q0~Q3端。若接成七进制计数器,控制置数端的信号是N(7)状态,如在D0~D3置入0000,则在Q0~Q3端呈现的数据就是0110。
74160真值表
___ ____
CLR | LOAD | ENP | ENT | CLK | A B C D | QA QB QC QD RCO
----|------|-----|-----|-----|---------|-------------------
0 | X | X | X | X | X X X X | 0 0 0 0 0
1 | 0 | 0 | 0 | POS | X X X X | A B C D *1
1 | 1 | 1 | 1 | POS | X X X X | Count *1
1 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *1
1 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1
六、十进制计数器件
六进制十进制
60进制计数器
由74160构成的60进制计数器,将一片74160设计成10进制加法计数器,另一片设置成6进制加法计数器。
秒、分、时计数器
秒钟由个位向十位进位:0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数,采用的是置数的方式(利用RCO端口),当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号,实现了秒区的个位和十位的显示与控制。设计中注意到接的是一个与非门而不是与门,目标在产生一个时钟脉冲。实现正确的显示。
由秒区向分区的显示控制:
基本原理同上,在秒区十位向时区个位显示的时:0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲,利用的还是与非门,目标仍是实现正确的计时显示。
秒计数器
秒的个位计数单元为10进制计数器,当QDQCQBQA变成1010时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过1011到1111的状态,又从0000开始,如此重复。秒的十位计数单元为6进制,当QDQCQBQA变成0101时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过0110到1111的状态,又从0000开始。如此就是60进制,同时秒十位上的0101时,要把进位信号传输给“分”各位的计数单元。
(2)分计数器
分的个位和十位计数单元的状态转换和秒是一样的,只是它要把进位信号传输给时的各位计数