:与DRAM相比在电路组成上有什么不同??DRAM存储器采用何种方式刷新?,字长为32位,问:按字节编址,地址寄存器,数据寄存器各为几位/编址范围为多大?按半字编址,地址寄存器,数据寄存器各为几位/编址范围为多大?按字编址,地址寄存器,数据寄存器各为几位/编址范围为多大?,高缓容量16KB,,每块为16字,问:(1)该Cache 可容纳多少块?(2)如果主存的容量是256K字,则有多少块?(3)主存的地址有多少位?Cache 的地址有多少位?在直接映射方式下,主存中的第I块映射到Cache中的哪一块?(5)在进行地址映射时,存储器地址分成哪几段,各段分别有多少位?,CPU如何从时间和空间上区分它们是指令还是数据?,每个地址码为4位,采用扩展操作码的方式,设计15条三地址指令,15条二地址指令,15条一地址指令,,具有二地址,一地址,零地址3种指令格式,每个操作数地址规定用8位表示,若操作码字段固定为8位,现已设计出K条二地址指令,,平均每条指令的执行时间为2个机器周期,每个机器周期由2个时钟脉冲组成(1)假定存储器为”0”等待,请计算机器速度.(2)假如存储器速度较慢,每2个机器周期中有一个访问存储器周期,需插入2个时钟周期的等待时间,请计算机器速度. ,设每个CPU周期平均包括4个节拍周期(主频周期),,,,每个CPU周期平均包括2个主频周期,问:该机平均指令执行速度为多少MIPS?若主频不变,但每条指令平均包括5个CPU周期,每个CPU周期又包含4个主频周期,平均指令执行速度为多少MIPS?,若时钟频率位100MHZ,总线数据周期为5个时钟周期传输一个字,试计算总线的数据传输率?P283(1)某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为33MHZ,问总线带宽时多少?如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHZ,问总线带宽时多少?(3)分析哪些因素影响带宽?P283把外围设备接入计算机系统时,必须解决哪些基本问题?通过什么手段解决这些问题?,DMA方式的优点是什么?(1)进
计算机组成原理习题课件 来自淘豆网m.daumloan.com转载请标明出处.
