16进制频率计数器.doc

实验项目名称16进制频率计实验实验成绩实验者专业班级组别同组者实验日期一、,进一步加深对频率计数器工作原理及电路组成的理解与掌握。,掌握更复杂的EDA设计技术流程和数字系统设计方法,完成8位十六进制频率计的设计。二、,测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许的信号;一秒结束后,计数器被锁入锁存器,计数器清零,为下一测频计数周期做好准备。测频控制信号可以由一个独立的发生器来产生,即图1中的FTCTRL。,并对频率计中的32位二进制计数器COUNTER32B(图2)的ENABL使能进行同步控制。当CNT_EN高电平时允许计数;低电平时停止计数,并保持其所计的脉冲数。在停止计数期间,首先需要一个锁存信号LOAD的上跳沿将计数器在前一秒钟的计数值锁存进各锁存器REG32B中,并由外部的十六进制7段译码器译出,显示计数值。设置锁存器的好处是数据显示稳定,不会由于周期性的清零信号而不断闪烁。锁存信号后,T对计数器进行清零,为下一秒的计数操作准备。,产生测量频率的控制时序。控制时钟信号clk取为1Hz,2分频后即可产生一个脉宽为1秒的时钟test-en,此作为计数闸门信号。当test-en为高电平时,允许计数;当test-en由高电平变为低电平(下降沿到来)时,应产生一个锁存信号,将计数值保存起来;锁存数据后,还要在下次test-en上升沿到来之前产生清零信号clear,将计数器清零,为下次计数作准备。:设置锁存器的作用是显示的数据稳定,不会由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样。:计数器以待测信号作为时钟,清零信号clear到来时,异步清零;test-en为高电平时开始计数。)新建一个文件夹。首先利用Windows资源管理器,新建一个文件夹。2)输入源程序。打开QuartusⅡ,选择File→new命令,在New窗口中的DesignFile栏选择编辑文件的语言类型,这里选择VHDLFile选项。然后在VHDL文本编译窗口中输入以下VHDL程序。3)文件存盘。→newProjectWizard命令建立工程,将设计文件加入工程中。。→pilation命令,启动全程编译。,选择File→new命令,在New窗口中选择VectorWaveformFile选项。设置仿真时间区域,编辑输入波形,仿真器参数设置,启动仿真器,观察仿真结果。①测频控制电路程序如下:LIBRARYIEEE;--;;ENTITYFTCTRLISPORT(CLKK:INSTD_LOGIC;--T_EN:OUTSTD_LOGIC;--T:OUTSTD_LOGIC;--计数器清零Load:OUTSTD_LOGIC);--输出锁存信号ENDFTCTRL;ARCHITECTUREbehaveOFFTCTRLISSIGNALDiv2CLK:STD_LOGIC;BEGINPROCESS(CLKK)BEGINIFCLKK'EVENTANDCLKK='1'THEN--1HZ时钟2分频Div2CLK<=NOTDiv2CLK;ENDIF;ENDPROCESS;PROCESS(CLKK,Div2CLK)BEGINIFCLKK='0'ANDDiv2CLK='0'T<='1';--T<='0';ENDIF;ENDPROCESS;Load<=T_EN<=Div2CLK;ENDbehave;图1测控控制电路的RTL图图2测控控制电路时序仿真图图3测控控制器元器件图②32位锁存器程序如下:LIBRARYIEEE;--;ENTITYREG32BISPORT(LK:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(31DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDREG32B;ARCHITECTUREbehaveOFREG32BISBEGINPROCESS(LK,DIN)BEGINIFLK'EVENTANDLK='1'THENDOUT