Cadence-使用参考手册.doc

--------------------------校验:_____________-----------------------日期:_____________Cadence-使用参考手册Cadence使用参考手册邓海飞微电子学研究所设计室2000年7月目录概述 1概述 1设计流程 1第一章 Cadence使用基础 5软件的环境设置 5软件的启动方法 10库文件的管理 12文件格式的转化 13怎样使用在线帮助 13本手册的组成 14第二章 Verilog-XL的介绍 15的启动 15-XL的界面 17的使用示例 18的有关帮助文件 19第四章电路图设计及电路模拟 poser 21设置 21启动 22用户界面及使用方法 22使用示例 24相关在线帮助文档 24电路模拟工具AnalogArtist 24设置 24启动 25用户界面及使用方法 25相关在线帮助文档 25第五章自动布局布线 27中的自动布局布线流程 27用AutoAbgen进行自动布局布线库设计 28第六章 版图设计及其验证 30版图设计大师VirtuosoLayoutEditor 30设置 30启动 30用户界面及使用方法 31使用示例 31相关在线帮助文档 32版图验证工具Dracula 32使用介绍 32相关在线帮助文档 33第七章skill语言程序设计 34l语言概述 34语言的基本语法 34语言的编程环境 34面向工具的skill语言编程 35附录1技术文件及显示文件示例 60附录2Verilog-XL实例文件 84附录3Dracula命令文件 359概述作为流行的EDA工具之一,Cadence一直以来都受到了广大EDA工程师的青睐。然而Cadence的使用之繁琐,又给广大初学者带来了不少麻烦。作为一位过来人,本人对此深有体会。本着为初学者抛砖引玉的目的,本人特意编写了这本小册子,将自己数年来使用Cadence的经验加以总结,但愿会对各位同行有所帮助。本册子的本意在于为初学者指路,故不会对个别工具进行很详细的介绍,只是对初学者可能经常使用的一些工具加以粗略的介绍。其中可能还请各位同行加以指正。Cadence是一个大型的EDA软件,它几乎可以完成电子设计的方方面面,包括ASIC设计、FPGA设计和PCB板设计。与众所周知的EDA软件Synopsys相比,Cadence的综合工具略为逊色。然而,Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面却有着绝对的优势。Cadence与Synopsys的结合可以说是EDA设计领域的黄金搭档。此外,Cadence公司还开发了自己的编程语言skill,并为其编写了编译器。由于skill语言提供编程接口甚至与C语言的接口,所以可以以Cadence为平台进行扩展,用户还可以开发自己的基于Cadence的工具。实际上,整个Cadence软件可以理解为一个搭建在skill语言平台上的可执行文件集。所有的Cadence工具都是用Skill语言编写的,但同时,由于Cadence的工具太多,使得Cadence显得有点凌乱。这给初学者带来了更多的麻烦。Cadence包含的工具较多,几乎包括了EDA设计的方方面面。本小册子旨在向初学者介绍Cadence的入门知识,所以不可能面面具到,只能根据ASIC设计流程,介绍一些ASIC设计者常用的工具,例如仿真工具Verilog-xl,布局布线工具Preview和SiliconEnsemble,poser,电路模拟工具AnalogArtist,版图设计工具VirtuosoLayoutEditor,版图验证工具Dracula,最后介绍一下Skill语言的编程。设计流程是规范设计活动的准则,好的设计流程对于产品的成功至关重要。本节将通过与具体的EDA工具(Synopsys和Cadence)相结合,概括出一个实际可行的ASIC设计的设计流程。图1-1是实际设计过程中较常用的一个流程。(接下一页)图1-1ASIC设计流程图N这是深亚微米设计中较常用的设计流程。在该设计流程中,高层次综合和底层的布局布线之间没有明显的界线,高层设计时必须考虑底层的物理实现(高层的划分与布局规划)。同时,由于内核(Core)的行为级模型有其物理实现的精确的延时信息,使得设计者可在设计的早期兼顾芯片的物理实现,从而可以较精确的估计互连的延时,以达到关键路径的延时要求。同时,布局布线后提取的SDF文件将被反标到综合后的门级网表中以验证其功能和时序是否正确。 从该流程中可看出,在实际设计中较常用到的Cadence的工具有VerilogHDL仿真工具Verilog-XL,poser,电路模拟工具AnalogArtist,版图设