Cadence 使用参考手册.doc

Cadence 使用参考手册邓海飞微电子学研究所设计室 2000 年7月 设置............. 30 启动............. 30 用户界面及使用方法 31 使用示例..... 31 相关在线帮助文档 32 版图验证工具 Dracula 32 Dracula 使用介绍 32 相关在线帮助文档 33 第七章 skill 语言程序设计 34 skill 语言概述....... 34 skill 语言的基本语法 34 Skill 语言的编程环境 34 面向工具的 skill 语言编程 35 附录 1 技术文件及显示文件示例 60 附录 2 Verilog-XL 实例文件 72 1. 72 2. 73 3. ram_sy1s_8052 79 4. TSMC 库文件. 84 附录 3 Dracula 命令文件 362 概述作为流行的 EDA 工具之一, Cadence 一直以来都受到了广大 EDA 工程师的青睐。然而 Cadence 的使用之繁琐,又给广大初学者带来了不少麻烦。作为一位过来人,本人对此深有体会。本着为初学者抛砖引玉的目的,本人特意编写了这本小册子,将自己数年来使用 Cadence 的经验加以总结,但愿会对各位同行有所帮助。本册子的本意在于为初学者指路,故不会对个别工具进行很详细的介绍,只是对初学者可能经常使用的一些工具加以粗略的介绍。其中可能还请各位同行加以指正。 Cadence 概述 Cadence 是一个大型的 EDA 软件,它几乎可以完成电子设计的方方面面, 包括 ASIC 设计、 FPGA 设计和 PCB 板设计。与众所周知的 EDA 软件 Synopsy s 相比, Cadence 的综合工具略为逊色。然而, Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面却有着绝对的优势。 Cadence 与 Synopsy s 的结合可以说是 EDA 设计领域的黄金搭档。此外, Cadence 公司还开发了自己的编程语言 skill, 并为其编写了编译器。由于 skill 语言提供编程接口甚至与 C 语言的接口,所以可以以 Cadence 为平台进行扩展,用户还可以开发自己的基于 Cadence 的工具。实际上, 整个 Cadence 软件可以理解为一个搭建在 skill 语言平台上的可执行文件集。所有的 Cadence 工具都是用 Skill 语言编写的, 但同时,由于 Cadence 的工具太多,使得 Cadence 显得有点凌乱。这给初学者带来了更多的麻烦。 Cadence 包含的工具较多, 几乎包括了 EDA 设计的方方面面。本小册子旨在向初学者介绍 Cadence 的入门知识,所以不可能面面具到,只能根据 ASIC 设计流程, 介绍一些 ASIC 设计者常用的工具, 例如仿真工具 Verilog-xl, 布局布线工具 Preview 和 Silicon Ensemble, poser, 电路模拟工具 Analog Artist, 版图设计工具 Virtuoso Layout Editor, 版图验证工具 Dracula , 最后介绍一下 Skill 语言的编程。 ASIC 设计流程设计流程是规范设计活动的准则,好的设计流程对于产品的成功至关重要。本节将通过与具体的 EDA 工具( Synopsys 和 Cadence ) 相结合, 概括出一个实际可行的 ASIC 设计的设计流程。图1-1 是实际设计过程中较常用的一个流程。(接下一页) 图1-1 ASIC 设计流程图这是深亚微米设计中较常用的设计流程。在该设计流程中, 高层次综合和底层的布局布线之间没有明显的界线, 高层设计时必须考虑底层的物理实现(高层的划分与布局规划)。同时, 由于内核( Core ) 的行为级模型有其物理实现的精确的延时信息,使得设计者可在设计的早期兼顾芯片的物理实现,从而可以较精确的估计互连的延时,以达到关键路径的延时要求。同时,布局布线后提取的 SDF 文件将被反标到综合后的门级网表中以验证其功能和时序是否正确。从该流程中可看出,在实际设计中较常用到的 Cadence 的工具有 Verilog HD L 仿真工具 Verilog-XL, 电路设计工 poser , 电路模拟工具 Analog Artist, 版图设计工具 Virtuoso Layout Editor, 版图验证工具 Dracul a和 Div a 以及自动布局布线工具 Previe w和 Silicon Ensemble 。本册子将对这些工具作