计算机组成原理 主存储器设计举例.ppt

主存储器设计举例
例题
已知:
① CPU的地址总线16根(A15—A0,A0为低位)
②双向数据总线8根(D7—D0)
③控制总线中与主存有关的信号有MREQ(允许访
存,低电平有效),R/ W(高电平为读命令,低电
平为写命令)
要求:主存地址空间满足如下分配:
① 0—8191为系统程序区,由只读存储芯片组成.
② 8192—32767为用户程序区;最后(最大地址)2K
地址空间为系统程序工作区.
③地址用十进制且按字节编址.
④器件限制:
采用的存储器芯片
EPROM:8K×8位(控制端仅有CS);
SRAM:16K×1位,2K×8位,4K×8位,8K×8位.
可选用合适的门电路及译码器
⑤请在上述器件中选择适当的器件设计该主存储器,说明选哪些存储器芯片,控制器件以及其片数,
画出主存储器逻辑框图,
画出选片逻辑与CPU 的连接
设计思路分析
①选用EPROM:8K×8位芯片1片。SRAM:8K×8位芯片3片,2K×8位芯片1片。
②3∶8译码器一片,仅用Y0,Y1,Y2,Y3和Y7输出端,
③对最后的2K×8位芯片还需加门电路译码。
主存储器的组成与CPU连接逻辑图如下图所示
作业:
利用带片选输入端的存储芯片ROM(1K*8位)和RAM(2K*4位)及少量逻辑门,组成存储容量为4K*8位的存储器,且ROM和RAM各占存储容量的一半。
求:
该存储器所需要的ROM芯片和RAM芯片各多
少片?
(2) 写出片选信号CS(高电平有效)的逻辑表达
式。
(3)若采用CS时片选信号表达式如何表示?
(4)设计出该存储器组成框图。
存储容量与寻址空间十六进制的
对应关系:
1K (0000H-------03FFH)
2K (0000H-------07FFH)
4K (0000H-------0FFFH)
8K (0000H-------1FFFH)
16K (0000H-------3FFFH)
32K (0000H-------7FFFH)
64K (0000H-------FFFFH)
,通常称保存CPU访存地址的
寄存器为___________,保存当前正在执行的

指令的地址的寄存器称为__________.

,指出其寻址方式:操作
数在寄存器中,为___________寻址;

操作数地址在寄存器中,为______寻址;

操作数在指令中,为_____________寻址;

操作数的主存地址在指令中,为_______寻址。
3 .扩展型操作码意指: 指令字长度不变,但让操作
码的长度随的减少而增加,因而是一种
指令优化技术。
4 .在操作数寻址方式中,若D表示形式地址时,相
对寻址方式的操作数有效地址为;若采
用基址寻址方式(其中基址寄存器为32位,形式
地址D为20位),则其操作数的最大存储空间是
存储单元。
、无条件转移、转子程序、返回主程序、
中断返回指令都属于类指令,这类指令在指
令格式中所表示的地址是的地址。
,其存储单元数从0000H---FFFFH ,
字长是16位,包括电源和接地端,该芯片引出线的
最小数目应是_____________。
单项选择题:
,除地
址指明的一个操作数外,另一个操作数常采用
______ 寻址方式。
(A)堆栈(B)立即
(C)隐含(D)间接
2. 寄存器间接寻址方式中,操作数处在______。
(A) 通用寄存器(B) 主存单元
(C)程序计数器(D)堆栈