chap5VHDL语言构造体的描述方法.ppt

〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法第5章 VHDL 语言构造体的描述方法行为描述 (behavioral) 数据流描述( dataflow )结构化描述( structural ) 〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法 行为描述 LIBRARY IEEE; USE ; ENTITY mum IS PORT(SW : IN std_logic_vector(3 DOWNTO 1); L : OUT std_logic); END mum; ARCHITECTURE behav OF mum IS BEGIN WITH SW SELECT L <= ‘1’ WHEN "011", ‘1’ WHEN "101", ‘1’ WHEN "110", ‘1’ WHEN "111", ‘0’ WHEN OTHERS; END behav; 〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法 行为描述……. Architecture behavioral of p4 is p: process (a,b) begin if a=b then equal <= ‘1’; else equal <= ‘0’; end if; end p; end behavioral ; 如果结构体只描述了所希望电路的功能或者说电路行为, 而没有直接指明或涉及实现这些行为的硬件结构,则称为行为风格的描述或行为描述。〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法所谓结构体的行为描述,即对设计实休按算法的路径来描述。行为描述在 EDA 工程中称为高层次描述或高级描述, 原因有以下两点: (1) 实体的行为描述是一种抽象描述,而不是某一个器件,对电子设计而言是高层次的概括,是整体设计功能的定义,所以称为高层次描述。 (2) 从计算机领域而言,行为描述和高级编程语言相类似,所以计算机业内人士通常称之为高级描述。 行为描述〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法 LIBRARY IEEE ; USE ; ENTITY DFF1 IS PORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ; Q : OUT STD_LOGIC ); END ; ARCHITECTURE bhv OF DFF1 IS SIGNAL Q1 : STD_LOGIC ; BEGIN PROCESS (CLK) BEGIN IF CLK'EVENT AND CLK = '1' THEN Q1 <= D ; END IF; Q <= Q1 ; END PROCESS ; END bhv; 〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法 数据流描述寄存器传输( RTL )描述方式,也称为数据流( dataflow )描述,一般地, RTL 描述方式类似于布尔方程,可以描述时序电路,也可以描述组合电路,它既含有逻辑单元的结构信息, 又隐含表示某种行为。〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法 数据流描述&?1 && ABCY CA BC AB Y??? ENTITY mum IS PORT(a,b,c : IN bit; y : OUT bit); END mum; ARCHITECTURE rtl OF mum IS BEGIN y <= (a AND b)OR(a AND c)OR(b AND c); END rtl; 〈 EDA 技术教程〉第5章 VHDL 语言构造体的描述方法 结构描述&?1 && abcY u1u2 u4 u3 Y0 Y1 Y2 ENTITY mum IS PORT(a,b,c : IN bit; y : OUT bit); END mum; ARCHITECTURE struct OF mum IS COMPONENT and2 PORT(a,b : IN bit