03构造体的三种描述方式.ppt

大规模数字集成电路设计第三章构造体的三种描述方式本章要点?进一步认识构造体在 VHDL 中的作用。?构造体的三种描述方式: 行为描述 RTL 描述结构描述?深入理解三种描述各自的特点。 综合(Synthesis) 逻辑综合(Logic Synthesis), 是 EDA 设计一个重要内容,它是一个把高层次的与工艺无关的描述转换为一个低层次的与特定工艺相关的逻辑电路的过程。 c = a + b ; z = x *y; t = c + x ; out = t + u ; (a) 描述(b) 直接实现 abxy by cz tu out +++ ** Synthesis optimization 布尔代数优化→优化的逻辑电路 VHDL 构造体的描述方式?行为( Behavioral )描述方式(一般不可综合) ?寄存器传输( RTL )或数据流( Data-Flow )描述方式(可综合) ?结构化( Structural )描述方式(可综合) 多层次的设计直接用门电路单元搭建 u1 半加器 half_adder u2 半加器 half_adder u3 或门 or_gate xy cin ab sum cout 行为( Behavioral )描述方式?基于系统数学模型或系统工作原理?抽象程度高,不一定能进行逻辑综合?在复杂的或新的电子系统设计中, 作为验证设计思想的有效手段 行为( Behavioral )描述方式【例 3-1 】一个五端口电路如图 3-2 所示。我们希望它具有如表 3-1 所示的功能,问如何通过行为级描述来得到它的输入输出波形。 x sum y cin cout 图 3-2 五端口电路 行为( Behavioral )描述方式 111113 101 011 10 1102 001 010 01 1001 000000 cout sum cin yxn输出信号 sum 和 cout 的值与输入信号中“1”的数目有关表 3-1 逻辑功能表 ENTITY five_ports_circuit IS PORT (x,y,cin : IN BIT ; sum,cout : OUT BIT ); END five_ports_circuit ; ARCHITECTOR behavioral_view OF five_ports_circuit IS BEGIN PROCESS VARIABLE n : INTEGER ; CONSTANT sum_vector : BIT_VECTOR (0 TO 3) :=“ 0101 ”; CONSTANT carry_vector : BIT_VECTOR (0 TO 3) :=“ 0011 ”; BEGIN WAIT ON x, y,cin ; n : =0 ; IF x = ’1’ THEN n : =n+1 ; END IF ; IF y = ’1’ THEN n : =n+1 ; END IF ; IF cin = ’1’ THEN n : =n+1 ; END IF ; sum <=sum_vector (n) ; cout <=carry_vector (n) ; END PROCESS ; END behavioral_view ; 变量赋值符号: = 进程语句描述一个进程( process ) 进程中的所有语句顺序执行(step by step) 行为级描述: 借助变量 n描述了一个逻辑电路的外部行为 行为( Behavioral )描述方式 行为级( Behavioral )描述方式仿真波形如下 寄存器级 RTL 描述方式 RTL 描述方式,也被称为数据流描述方式,是一种明确规定积存器的描述方法,在 RTL 描述中可采用积存器硬件一一对应的直接描述, 也可采用积存器之间功能描述的方法。