哈工大数字逻辑电路与系统实验报告.docx

哈工大数字逻辑电路与系统实验报告


H a r b i n I n s t i t u t e o f T e c h n o l o g y
数字逻辑电路与系统
课程名称：数字逻
熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。
实验预习要求
1. 预习教材《4-2-2 译码器》一节
2. 了解本次实验的目的、电路设计要求
实验原理
译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD 码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。商品的译码器品种较多，有2-4 线、3-8 线、4-10 线及4-16 线等。本实验练习对双2-4 线译码器74LS139 的扩展，并用其实现特定的组合逻辑。
74LS139包含两个2-4 线译码器，其输入输出如下：



要求使用两片74LS139 实现逻辑函数F(A, B,C,D) =Σm(2,7,13,15)，在MAXPLUS II 环境下完成电路的设计与波形仿真。
实验步骤
1. 打开MAXPLUS II, 新建一个原理图文件，。
2. 按照实验要求设计电路，将电路原理图填入下表。

译码器实现逻辑函数原理图
3. 新建一个波形仿真文件，，加入所有输入输出信号，并绘制输入信号A、B、C、D 的波形（每种输入情况均需出现）。
4. 运行仿真器得到输出信号F 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。

译码器实现逻辑函数仿真波形图
数据选择器实验
实验目的
熟悉用数据选择器设计组合逻辑电路，并练习将多个低位数数据选择器扩展为一个高位数数据选择器。
实验预习要求
1. 预习教材《4-3-1 数据选择器》一节
2. 了解本次实验的目的、电路设计要求
实验原理
数据选择器是一种能从多路平行输入数据中，选择1 路作为输出信号的电路，是又一类重要的组合功能电路。本实验练习对双2-4 线译码器74LS153 的扩展，并用其实现特定的组合逻辑。74LS153 包含两个2-4 线译码器，其输入输出如下：


要求使用两片74LS153 实现逻辑函数F(A, B,C,D) =Σm(2,7,13,15)，在
MAXPLUS II 环境下完成电路的设计与波形仿真。
实验步骤
1. 打开MAXPLUS II, 新建一个原理图文件，。
2. 按照实验要求设计电路，将电路原理图填入下表。

数据选择器实现逻辑函数原理图
3. 新建一个波形仿真文件，命名为EXP2_