集成实验DC实验报告.doc

1 武汉大学电工电子实验教学示范中心集成电路设计实验实验报告电子信息学院电子信息工程专业 2014 年5月2日实验名称逻辑综合( DC 工具) 实验指导教师姓名江燕婷年级 2011 级学号 20********** 成绩一、预习部分 1. 实验目的(预期成果) 2. 实验基本原理(概要) 3. 主要仪器设备(实验条件,含必要的元器件、工具) 一、实验目的 1. 掌握综合的基本流程和 pile 软件的使用 2. 对设计进行分块设计以获得更好的综合效果; 3. 对设计进行时间约束的综合。二、实验原理 1. 综合 DC 是把 RTL 级的代码转化为门级网表。综合包括翻译, 优化, 映射三个步骤。优化是基于所施加的一定时序和面积的约束条件,综合器按照一定的算法对翻译结果做逻辑优化和重组。在映射过程中, 根据所施加的一定的时序和面积的约束条件, 综合器从目标工艺库总搜索符合条件的单元来构成实际电路。 2. 时序与面积约束通过描述其设计环境,目标任务和设计规则来系统的约束设计。约束主要包含时序和面积信息, 它们通常是从规格说明中提取出来的。 DC 用这些约束去综合和优化设计以符合其目标任务。 3. 环境变量,设计规则和设计优化(1) 设计环境条件约束的环境变量 set_operating_conditions 描述了设计的工艺、电压和温度等条件; set_load 定义了输出单元总的驱动能力; set_driving_cell 模拟了驱动输入管脚的驱动单元的驱动电阻; set_drive 指明了输入管脚的驱动强度,模拟了输入管脚的外部驱动电阻; set_wire_load 用来提供估计的统计线载(wire load) 信息, 延时。(2) 设计规则 set_max_transition , set_max_ capacitance , set_max_fanout 设计规则在技术库中设置, 为工艺参数所决定。 set_max_transition <value> <object list> set_max_capacitance <value> <object list> set_max_fanout <value> <object list> 三. 实验设备与软件平台基于 UNIX 系统的服务器、 PC 机( windows )、 DC 综合软件 2 二、实验操作部分 1. 实验数据、表格及数据处理( 综合结果概要、仿真波形图、时序分析结果、 signalTAPII 结果等) 2. 实验操作过程(可用图表示) 3. 结论四. 实验内容 1. 对设计进行分块设计; 2. 会用 DC_tcl 完成设计命令; 3. 时间约束设计; 4. 环境属性设置和规则设计。五. 实验步骤 1. 分块设计(1) 进入 risc_design 所在的目录,, Read 和 Link 在 mapped 目录下的设计项目 ,在 DesignVision 环境中,生成默认的“ End Point Slack ”。命令 timing/endpoint Slack /ok ,记录下最大的违反约束的数值,记录最大的单元面积。得到最大违反约束数值为 ,最大面积 。图1 (2) 观察 T_TOP 的 Schematic View