带隙电压基准电路的制作方法.docx

带隙电压基准电路的制作方法
带隙电压基准电路的制作方法
本发明提供一种带隙电压基准电路，属于模拟电路领域。其中，该带隙电压基准电路包括：第一PMOS晶体管，第二NMOS晶体管，第三NMOS晶体管，第四PMOS晶体管，第五PMOS晶体管，带隙电压基准电路的制作方法
带隙电压基准电路的制作方法
本发明提供一种带隙电压基准电路，属于模拟电路领域。其中，该带隙电压基准电路包括：第一PMOS晶体管，第二NMOS晶体管，第三NMOS晶体管，第四PMOS晶体管，第五PMOS晶体管，第六PMOS晶体管，第一PNP三极管，第二PNP三极管，电容C，第一电阻，第二电阻，第三电阻，第四电阻，第五电阻和运算放大器。本发明的技术方案能够降低本证噪声及电压噪声对输出电压的影响，提高基准电压的精度，同时兼顾芯片面积，减少电路设计复杂性。
【专利说明】带隙电压基准电路
【技术领域】
[0001 ] 本发明涉及模拟电路领域，尤其是指一种带隙电压基准电路。
【背景技术】
[0002] 带隙电压基准电路广泛地应用于模拟和混合电路中，如A/D转换器、D/A转换器、电压调谐器、电压表、电流表等测试仪器以及偏置电路等等。随着射频集成电路和数字电路的发展以及带隙基准源在高频电路应用中的推广，电源抑制性能成为了基准源在高频及数模混合电路应用中的一个重要衡量标准。芯片内部的基准源在整个频段内对电源噪声的抑制能力的好坏将影响到整个芯片在整个频段尤其是高频下的工作性能。
[0003]现有技术中带隙电压基准源的实现电路如图1所示，它包括一个运算放大器，三个电阻，两个PNP三极管和两个PMOS晶体管，其中，VDD是电源电压高电平，GND是电源电压低电平。
[0004]运算放大器在电路中起到了钳位的作用，使A、B两点电压相等，并通过CMOS电流镜使两条支路的电流相同。
[0005]在图1中，输出基准电压为:
[0006]Veef — Veb2+I (I)
[0007]其中，Veb2为B点的电压。由于CMOS电流镜的作用，I1=I2,因此可得:
[0008]
【权利要求】
，其特征在于，包括:第一 PMOS晶体管，第二 NMOS晶体管，第三NMOS晶体管，第四PMOS晶体管，第五PMOS晶体管，第六PMOS晶体管，第一 PNP三极管，第二 PNP三极管，电容C，第一电阻，第二电阻，第三电阻，第四电阻，第五电阻和运算放大器； 其中，第一 PMOS晶体管的源极连接电源电压VDD，第二 NMOS晶体管的栅极和漏极连接电源电压VDD，第一 PMOS晶体管的栅极与第二 NMOS晶体管的源极、第三NMOS晶体管的漏极、第四PMOS晶体管的栅极相连； 第三NMOS晶体管的源极和衬底连接接地信号GND，第四PMOS晶体管的源极连接电源电压VDD，第四PMOS晶体管的漏极与第五PMOS晶体管的栅极、第六PMOS晶体管的源极相连，第六PMOS晶体管的栅极和漏极连接接地信号GND ； 运算放大器的正输入端与第二电阻的负端、第二 PNP三极管的发射极、第五PMOS晶体管的漏极相连，运算放大器的负输入端与第一电阻的正端、第三电阻的负端相连，运算放大器的输出端与第三NMOS晶体管的栅极相连； 第一电阻的负端与第一 PNP三极管的发射极相连，第二电阻的正端与第三电阻的正端、第