将写入数据注入到高速缓存的方法和设备的制作方法.docx

将写入数据注入到高速缓存的方法和设备的制作方法
专利名称：将写入数据注入到高速缓存的方法和设备的制作方法
技术领域：
本发明涉及一种数据处理系统，尤其是涉及具有高速缓存的数据处理系统。
背景技术：
众所周知的用以提高计算机系统效速缓存的中央处理器、主桥接电路以及目录/存储器控制器。该主桥接电路被连接到该中央处理单元并用以接收来自数据产生器的数据元的具有注入包的写入。该目录/存储器控制器被连接到该中央处理单元与该主桥电路，并连接到低级存储器，此外具有一个连接到该中央处理单元的输出端。该目录/存储器控制器响应于具有注入包的写入以检查自身的目录，查看与该数据元相关的缓存行的状态是否处于预定的状
态。如果是，该目录/存储器控制器发送该数据元到该中央处理单元以便将其储存到该高速缓存中而不用访问该低级存储器。
本发明又以另一形式提供一种数据处理器，包括具有高速缓存的中央处理器、主桥电路以及发送装置。该主桥电路连接到中央处理单元并用来为来自数据产生器的数据元接收具有注入包的写入。该发送装置连接到中央处理单元、主桥接电路以及低级存储器系统，且发送该数据元到中央处理单元，并将其储存到该高速缓存中而不用访问该低级存储器系统。
本发明的内容借助于附图在下文中进行说明，其中相同的数字表示相同的元素。
图1例示了先前的技术中，与基于试探的数据处理系统中的数据流和控制信号相关的时序图；图2例示了依据本发明与基于试探的数据处理系统中的数据流和控制信号相关的时序图；
图3例示了依据本发明具有多个处理器的基于试探的数据处理系统的方块图；图4例示了依据本发明具有单处理器的基于试探的数据处理系统的方块图；图5例示了图4所述的数据处理系统在执行具有注入写入操作时的数据流的方块图；图6例示了图4所述的包括存储器控制器的部分数据处理系统的方块图；图7例示了图4所述的包括高速缓存的部分中央处理单元的方块图；图8例示了用以形成具有注入写入包的超传输(Hyper-Transport)包的编码数据表；图9例示了依据本发明与基于目录的数据处理系统中的数据流与控制信号相关的时序图；图10例示了依据本发明运用基于目录的数据处理系统的方块图；以及图11例示了图10的目录/存储器控制器中的入口。
具体实施例方式
图1例示了现有技术中，与基于试探的数据处理系统中的数据流和控制信号相关的时序图10。如图1所示，垂直轴为表示时间从顶端到底端流动的时间轴。图1将三个装置(节点node)用按照水平方向分布的垂直线来表示。标示为节点C的第一节点为数据产生器。例如，节点C可相当于一个输入/输出装置，如数据通讯通路的接收器等，以此为例，节点C可具有一个相关的直接存储器存取(direct memoryaccess，DMA)控制器以辅助该数据流。标示为节点B的第二节点为低级存储器系统且包括主存储器或可能会有的一个或多个低级高速缓存。标示为节点A的第三节点为具有高速缓存的数据使用者(dataconsumer)，例如执行应用程序的中央处理单元。在该数据通讯情况下，节点C可以以帧的方式接收数据并将该数据储存在节点B的存储器中，从而使得该数据被用作应用程序的指令时对于在节点A的处理器是有效的。
该数据流以及控制信号的描述如下，首先在节点C，该输入/输出装置通过其本身的通讯链路接收数据帧。在节点C相关的DMA控制