存储控制装置的制作方法.docx

存储控制装置的制作方法
专利名称：存储控制装置的制作方法
技术领域：
本文中公开的技术涉及存储控制装置。更具体地，本文中公开的技术涉及存储控制装置、存储装置和基于纠错码执行纠错的信息处理系统、用于这些装置和系统的方法以及使计算机执行这个部分数据序列中与写访问有关的部分数据序列生成纠错码。这种新颖的设置允许跳过对与写访问相关联的部分数据序列之外的部分数据序列生成纠错码。在上述第一种方式下，纠错码附加规则保持块可以按照发出请求的主机计算机的指示来保持附加规则。这种新颖的设置允许以主机计算机的指示用作触发来保持附加规则。在上述第一种方式下，如果发生对存储器的写访问，则纠错码附加规则保持块可通过将在写访问中指定的附加规则与和写访问关联的写地址相关联来保持附加规则。这种新颖的设置允许以写访问作为触发器来保持附加规则。在上述第一种方式下，存储控制装置还具有地址转换块，其配置为如果存储器的访问地址是逻辑地址，则将逻辑地址转换为物理地址并将物理地址输出到存储器中。在此配置中，纠错码附加规则保持块可以通过将附加规则与该组数据序列中的每一个数据序列的逻辑地址关联来保持附加规则，纠错部可根据与逻辑地址关联的附加规则来对存储在存储器中的该组数据序列执行纠错。这种新颖的设置允许为一组数据序列的每一个逻辑地址定义纠错码附加规则。
在上述第一种方式下，存储控制装置还具有地址转换块，其配置为如果存储器的访问地址是逻辑地址，则将逻辑地址转换为物理地址并将物理地址输出到存储器中。在此配置中，纠错码附加规则保持块可以通过将该组数据序列中的每一个数据序列的物理地址关联来保持附加规则，纠错部可根据与物理地址相关联的附加规则来对存储在存储器中的多组数据序列执行纠错。这种新颖的设置允许为一组数据序列的每一个物理地址定义纠错码附加规则。在执行本文公开的技术中且根据其第二种方式，提供了一种存储装置。存储装置具有:存储器，其配置将一组数据序列与针对该组数据序列的纠错码存储在数据区以及纠错码；纠错码附加规则保持块，其配置为通过将针对上述该组数据序列的纠错码附加规则与该组数据序列的每一个地址关联来保持所述规则；和纠错部，其配置为如果发生对上述存储器的访问，则根据与每一个访问地址有关的附加规则来对存储在存储器中的上述该组数据序列执行纠错。这种新颖的设置允许基于预先为存储在存储器中的该组数据序列定义的纠错码附加规则来执行纠错。在上述第二种方式下，附加规则可以定义上述纠错码是从上述该组数据序列的全部生成还是这些代码从构成上述该组数据序列的两个或多个部分数据序列的每一个独立生成。如果附加规则定义为纠错码从构成上述组数据序列的两个或多个部分数据序列的每一个独立生成，则存储器可在与两个或多个部分数据序列的每一个连续位置处存储纠错码。这种新颖的设置有利于在连续的位置存储部分数据序列和纠错码，以共同读出这些部分数据序列和纠错码。应指出，在上述第二种方式下，上述存储器是非易失性存储器。在执行在本文中公开的技术中且根据其第三方式，提供了一种信息处理系统。该信息处理系统具有:存储器，其被配置为存储一组数据序列以及针对该组数据序列的纠错码；纠错码附加规则保持块，其配置为通过将针对上述该组数据序列的纠错码附加规则与该组数据序列的每一个地址关联来保持所述规则；纠错部，其配置为如果发生对上述存储器的访问，则通过根据与各访问地址关联的附加规则来对存储在存储器中的上述该组数据序列执行纠错；和主机计算机，其向上述存储器发出读取或写入上述数据区的请求。这种新颖的设置允许在处理来自主机计算机的对存储器的访问请求时通过根据为存储在存储器中的一组数据序列预先定义的纠错码附加规则来执行纠错。在本文中公开的技术旨在解决上述问题。在执行上述技术中且根据其第四种方式，提供了一种存储控制装置。该存储控制装置具有第一写单位生成部，其被配置为如果向存储器发出第一种模式的写指令，则通过利用针对与第一种模式的写指令相关联的写数据的第一纠错码以比存储器的访问单位小的第一大小对所述数据进行划界而获得的数据进行配对并将指示第一种模式的模式信息附加到每一对来来生成写数据并作为第一写单位。存储控制装置还具有第二写单位生成部，其被配置为如果向存储器发出第二种模式的写指令，则通过以预定大小对成对数据进行划界并将指示第二种模式的模式信息附加到每一个划界得到的对来生成写数据并作为第二写单位，所述成对数据是通过以比存储器的访问单位大的第二大小和针对与第二种模式的写指令相关联的写数据的第二纠错码对该数据进行划界而获得的。存储控制装置还具有写处理部，其配置为如果向同一存储器发出第一种模式的写指令，则向存储器写第一写单位并作为访问单位，如果是向存储器发出第二种模式的写指令，则向存储器写第二写单位并作为方位单位。这种新颖的设置允许在第一种模式和第二种模式下的任一