第七章 半导体存储器.ppt

只读存储器(ROM) 随机存取存储器(RAM)存储器——用以存储二进制信息的器件。半导体存储器的分类:根据使用功能的不同,半导体存储器可分为两大类:(1)随机存取存储器(RAM)也叫做读/写存储器。既能方便地读出所存数据,又能随时写入新的数据。RAM的缺点是数据易失,即一旦掉电,所存的数据全部丢失。(2)只读存储器(ROM)。其内容只能读出不能写入。存储的数据不会因断电而消失,即具有非易失性。存储器的容量:存储器的容量=字长(n)×字数(m)、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 随机存取存储器(RAM)存储矩阵读/ 写控制器地址译码器地址码输片选读/ 写控制输入/ 输出······1. 存储矩阵图中,1024个字排列成32×32的矩阵。为了存取方便,给它们编上号。32行编号为X0、X1、…、X31,32列编号为Y0、Y1、…、Y31。这样每一个存储单元都有了一个固定的编号,称为地址。0000011113131**********列 译 码 器行译码器...........位线位线位线位线位线位线.......XXXYYY01310131AAAAA地址输入地址输入56789DD数据线....——将寄存器地址对应的二进制数译成有效的行选信号和列选信号,从而选中该存储单元。例如,输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001,则行选线X1=1、列选线Y0=1,选中第X1行第Y0列的那个存储单元。0000011113131**********列 译 码 器行译码器...........位线位线位线位线位线位线.......XXXYYY01310131AAAAA地址输入地址输入56789DD数据线....2AA3A01A4A采用双译码结构。行地址译码器:5输入32输出,输入为A0、A1 、…、A4,输出为X0、X1、…、X31;列地址译码器:5输入32输出,输入为A5、A6 、…、A9,输出为Y0、Y1、…、Y31,这样共有10条地址线。VV8T7T6T5TT线4位据(列选择线)D3线1TiY(行选择线):六管NMOS静态存储单元存储单元(1)写入过程:例如写入“1”(2)读出过程:例如读出“1”T1、T2为NMOS非门,T3、T4也为NMOS非门,两个非门交叉连接组成基本触发器存储数据。T5、T6为门控管。T7、T8是每一列共用的门控管。1100010110&&GGGCSR/W3451GDDI/OG24. 片选及输入/输出控制电路当选片信号CS=1时,G5、G4输出为0,三态门G1、G2、G3均处于高阻状态,I/O端与存储器内部完全隔离,存储器禁止读/写操作,即不工作。当CS=0时,芯片被选通:当R/W=1时,G5输出高电平,G3被打开,被选中的单元所存储的数据出现在I/O端,存储器执行读操作;当R/W=0时,G4输出高电平,G1、G2被打开,此时加在I/O端的数据以互补的形式出现在内部数据线上,存储器执行写操作。二. RAM的工作时序(以写入过程为例)tWC写入单元的地址ADDtWPCSR/WI/O写入数据AStWRtDWtDHt写入操作过程如下:(1)欲写入单元的地址加到存储器的地址输入端;(2)加入有效的选片信号CS;(3)将待写入的数据加到数据输入端。(3)在R/W 线上加低电平,进入写工作状态;(4)让选片信号CS无效,I/O端呈高阻态。(1K)×1位RAM构成的1024×8位RAM系统。1024×1RAMAAAR/WCS01...I/OI/O...1024×1RAMAAAR/WCS01...I/OI/O1024×1RAMAAAR/WCS019...I/OI/O...AA01017999ACSR/..ACYYGG0BG17....Y174LS138+5VA122A2B1024×8RAMAAAR/WCS01...I/O...1024×8RAMAAAR/WCS01...I/O1024×8RAMAAAR/WCS019...I/OAA01R/W017999A0I/O0I/O0I/OI/O1I/O1I/O17I/O7I/O7I/O...............A11A10例:用8片1K×8位RAM构成的8K×8位RAM。