eda课程设计报告--eda数字抢答器.doc

eda课程设计报告--eda数字抢答器职业技术学院学生课程设计报告课程名称:EDA数字抢答器专业班级:电子102班姓名:刘森学号:20100309212学期:2011-2012第二学期目录一、课程设计目的...................................3二、课程设计题目描述和要求.........................3三、课程设计报告内容...............................4四、结论...........................................21五、结束语.........................................22六、参考书目.......................................22一、。通过此次设计熟练掌握VHDL语言,并掌握设计所用的软件。二、课程设计题目描述和要求在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者通常设置一台抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者。同时,还可以设置计分、犯规及奖惩计录等多种功能。本设计的具体要求是:(1)设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。(2)电路具有第一抢答信号的鉴别和锁存功能。(3)系统具有计分电路。(4)系统具有犯规电路。系统设计方案:系统的输入信号有:各组的抢答按钮A、B、C、D,系统清零信号CLR,系统时钟信号CLK,计分复位端RST,加分按钮端ADD,计时预置控制端LDN,计时使能端EN,计时预置数据调整按钮可以用如TA、TB表示;系统的输出信号有:四个组抢答成功与否的指示灯控制信号输出口可用如LEDA、LEDB、LEDC、LEDD表示,四个组抢答时的计时数码显示控制信号若干,抢答成功组别显示的控制信号若干,各组计分动态显示的控制信号若干。整个系统至少有三个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块,其他功能模块(犯规警告模块,输出显示模块)。三、课程设计报告内容按照要求,我们可以将整个系统分为四个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块;译码显示模块。对于需显示的信息,需要增加或外接译码器,进行显示译码。考虑到实验开发平台提供的输出显示资源的限制,我们将组别显示和计时显示的译码器内设,而将各组的计分显示的译码器外接。。,B,C,D。当主持人按下START键后,四组队伍才可以按抢答键抢答。抢答成功后表示该组的指示灯见亮起,但在主持人未按下START键之前,所有的抢答键按下均是无效的。当任意一个组抢答成功后,其余的组按抢答键无效。抢答键为A,B,C,D四个键。;;entityjbisport(sta:instd_logic;rst:instd_logic;a,b,c,d:instd_logic;a1,b1,c1,d1:outstd_logic;states:outstd_logic_vector(3downto0);start:outstd_logic);endentityjb;architectureartofjbisconstantw1:std_logic_vector:="0001";constantw2:std_logic_vector:="0010";constantw3:std_logic_vector:="0100";constantw4:std_logic_vector:="1000";signalsinor:std_logic;signalnsinor:std_logic;signals_start:std_logic;beginsinor<=aorborcord;nsinor<=not(aorborcord);start<=s_start;process(sta,nsinor)isbeginif(sta='1')thens_start<='1';elsif(nsinor'eventandnsinor='1')thens_start<='0';endif;endprocess;process(rst,sta,sinor,nsinor)isbeginif(rst='1'orsta='1'ornsinor='1')thena1<='0';b1<='0';c1<='0';d1<='0';elsif(sinor'eventandsinor='1')thenif(s_start='1')then