示波器设计.doc

数字存储示波器题目任务::(1) 信号频率范围:10Hz~10MHz;要求输入电阻:Ri>100kΩ;(2) 垂直点数:32级/div;水平点数:20点/div;(3) 垂直灵敏度:,,1V/div,误差≤5% ;(4) 水平扫瞄速度:,,20μs/div,误差≤5%;(5) 触发功能要求:单次触发、扩展、内触发、上升沿、电平可调;(6) 显示波形无明显失真;(7) 产生100kHz,;报告主要内容:. 对赛题要求的分析(1) 工作流程:A/D采集、双口RAM存储、D/A显示。需要器件:A/D、单片机、D/A、FPGA等主要器件;(2) 内触发上升沿、触发电平可调;,,20μs/div;,1V/div,。要具有控制功能: .  采样方式的选择实时采样和等效时间采样:实时采样即按照AD的采样速率对波形进行满足奈奎斯特采样速率的采样;等效采样是在周期信号频率过高,AD速率无法满足奈奎斯特采样速率时,间隔整数倍周期T+最小采样间隔时间对信号进行采样。具体示意图见下:题中要求输入信号频率范围:10Hz~10MHz,样点直接恢复方式为至少20点/周期,A/D转换速率应小于1Ms/s。故对于高频信号(大于500KHz),应采用等效采样方式,低频信号采用实时采样方式。     *AD采集速率:高达1000kHz(1μs), 低至20ms;(决定于扫描速度)*样点恢复速率:DA时钟为10MHz,绝对满足输出波形要求。*幅度档位调节:1V/div,,。*水平档位调节:,,20μs/div,由X轴(水平)扫描速率决定。(1) VLSI:例如FPGA。特点:可以实现较快的采样及处理速度,但仅用FPGA时程序烦琐,且实现良好的人机界面时难度较大。(2) MCU:可以实现基本功能,但处理速度速度不能达到采样速率的要求。(3) MCU+FPGA:MCU和FPGA可以适当分工,MCU控制人机接口以及与FPGA的通讯,FPGA实现具体器件的控制功能。综上:第三种方案实现最为容易,且器材获得方便,成本较低,故选择第三种方案。总体电路示意图: 技术指标初步分配(误差是定量指标)(1) 信号通道前向通道(采集、存储)≤%后向通道(恢复)≤2%%+2%=%≤5%(2) 时基(时间基线、扫描速度)控制信号(采样时钟)误差忽略不计扫描电压及输出电路≤2%3. 部分电路设计及模拟将该简易DSO划分为3个部分:Y通道(前、后向通道)、 前向通道* 初步控制作用S1校零,S2校满度* 内容:信号调理电路;低通滤波器;电平移位;前向通道通道性能分析;触发电路。(1)输入电路* 要求:Ri’≥100kΩ,输入噪声电压影响;* 输入电阻(阻抗)对被测系统的影响:Z越高,影响越小。* 输入电路* 取R≥100kΩ* 运算放大器OP27初步核算:输入电阻:Ri’=R//Ri≈R≈100kΩ;输入端噪声电压:,而最高灵敏度时的测量分辨力为:312μV,《312μV(2)信号调理电路* 作用:使信号符合A/D输入的要求(预计A/D输入≤5V)* 增益计算要求输入幅度(灵敏度×8div):8V,,。显然垂直灵敏度和前端放大倍数成反比例关系,垂直灵敏度的调整可以通过改变前端程控放大器的倍数来实现,设计要求垂直灵敏度×8div最大为8V,故显示信号的幅度在-4~+4V之间,而A/D(TLC5540)输入电压为0~5V。这可以通过电平变换电路用电压幅度在-5~+5V的信号得到,。同理其他增益为:,125(由程控实现)。* 电路图* 有关解释程控开关Sn:必须是模拟开关,选择集成开关MAX4501;增益调节电阻Rnn,模拟开关的内阻计人其中;补偿电容C1,C2,C3:改善通道频响特性。(3)低通滤波器* 作用:实时采样时(输入信号频率小于50KHz)抗混迭,滤除高频分     量,以改善采样效果,避免输出波形失真。 * 采样信号的频谱混迭现象及改善方法:* 抗混迭滤波器电路* 有关解释运算放大器构成有源低通滤波器;二阶Butterworth