双口Ram.doc

双口 Ram 双口 RAM 是在一个 SRAM 存储器上具有两套完全独立的数据线、地址线和读写控制线, 并允许两个独立的系统同时对该存储器进行随机性的访问。即共享式多端口存储器。双口 RAM 最大的特点是存储数据共享。一个存储器配备两套独立的地址、数据和控制线, 允许两个独立的 CPU 或控制器同时异步地访问存储单元。因为数据共享, 就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能: 对同一地址单元访问的时序控制; 存储单元数据块的访问权限分配; 信令交换逻辑( 例如中断信号)等。双口 RAM 可用于提高 RAM 的吞吐率,适用于作于实时的数据缓存。(1) 对同一地址单元访问的竞争控制如果同时访问双口 RAM 的同一存储单元, 势必造成数据访问失真。为了防止冲突的发生,采用 Busy 逻辑控制,也称硬件地址仲裁逻辑。图 2 给出了地址总线发生匹配时的竞争时序。,此处只给出了地址总线选通信信号先于片选脉冲信号的情况,而且,两端的片选信号至少相差 tAPS ——仲裁最小时间间隔( IDT7132 为 5ns ), 内部仲裁逻辑控制才可给后访问的一方输出 Busy 闭锁信号,将访问权交给另一方直至结束对该地址单元的访问,才撤消 Busy 闭锁信号,将访问权交给另一方直至结束对该地址单元的访问,才撤消 Busy 闭锁信号。即使在极限情况,两个 CPU 几乎同时访问同一单元——地址匹配时片选信号低跳变之差少于 tAPS , Busy 闭锁信号也仅输出给其中任一 CPU , 只允许一个 CPU 访问该地址单元。仲裁控制不会同时向两个 CPU 发 Busy 闭锁信号。(2) 存储单元数据块的访问权限分配存储单元数据块的访问权限分配只允许在某一时间段内由1个 CPU 对自定义的某一数据块进行读写操作,这将有助于存储数据的保护,更有效地避免地址冲突。信号量( Semaphore ,简称 SEM )仲裁闭锁就是一种硬件电路结合软件实现访问权限分配方法。 SEM 单元是与存储单元无关的独立标志单元, 图3 给出了一个信号量闭锁逻辑框图。两个触发器在初始化时均使 SEM 允许输出为高电平,