2位十进制频率计eda实验报告.doc

2位十进制频率计eda实验报告
2位十进制频率计eda实验报告
1 / 7
2位十进制频率计eda实验报告
开课学院及实验室：物理与电子工程 　 　　　　 　 　 　 　 　　 　 年 月 2位十进制频率计eda实验报告
2位十进制频率计eda实验报告
1 / 7
2位十进制频率计eda实验报告
开课学院及实验室：物理与电子工程 　 　　　　 　 　 　 　 　　 　 年 月 日 　 　 　 　 　　 　 　　 　 　 　 　 　 　 　 　 　 　
学　院
物理与电子工程学院
年级、专业、班
姓名

学号
实验课程名称
EDA实验
成绩

实验项目名称
2位十进制频率计原理图输入设计法

指 导教 师

实验目的：
熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。完成４位十进制频率计的设计，学会利用实验系统上的FＰGA/CPLD验证较复杂设计项目的方法.
二、实验内容:
下面是2位十进制频率计的底层元件原理图和顶层原理图的关系：中间为顶层原理图,整个系统由两个底层原件组成,上面是时序控制元件的原理图，，再设计顶层。
2位十进制频率计eda实验报告
2位十进制频率计eda实验报告
2 / 7
2位十进制频率计eda实验报告
图6—３ 　用74390设计一个有时钟使能的两位十进制计数器
实验原理：
若某一信号在 T秒时间里重复变化了Ｎ 次,则根据频率的定义可知该信号的频率fs 为:ｆｓ=Ｎ/T 通常测量时间Ｔ取１秒或它的十进制时间。
根据频率计的测频原理,在图6-1频率计的顶层电路设计中，7４３7４是8位锁存器,74248是7段BCD译码器,它的7位输出可以直接与7段共阴数码管相接。上面的742４8显示个位频率计数值,下面的显示十位频率计数值（ｃonｔeｒ8是电路图６—3构成的元件）。
F_IＮ是待测频率信号(设其频率周期为4１0nｓ);ＣNT_EN是对待测频率脉冲计数允许信号（设其频率周期为32ｕs）,CNＴ_EＮ高电平时允许计数，，当CＮＴ_EN为高电平时允许conter8对F_ＩＮ计数，低电平时ｃonｔｅr8停止计数,由锁存信号LＯCＫ发出的脉冲将contｅr８中的2个4位十进制数“３９”锁存进74374中,并由７４374分高低位通过总线H［６．。0］和L[６。.0］输给74248译码输出显示,这就是测得的频率值。此后由清0信号CＬR对计数器cｏnter8清0，以备下一周期计数之用。
2位十进制频率计eda实验报告
2位十进制频率计eda实验报告
3 / 7
2位十进制频率计eda实验报告
注意，由于有锁存器74３74的存在，即使在contｅr8被清0后，数码管仍然能稳定显示上一测频周期测得的频率值。另外，，由于CNT_EN是测频控制信号,如果其频率选定为0．5Hｚ，则其允许计数的脉