北邮数字电路综合实验报告.doc

...wd...
...wd...

在主要功能程序方面波形如下，在初始化模式按下set键系统进入修改密码状态，setmode波形显示高电平。为仿真方便，仅使kbin〔即行输入信号〕在1011和1111两个状态下相互转换，在不同的kbout〔即列扫描输出信号〕下分别对应4、5、6、7四个数字，故密码存放器m[x]为输入的修改后的密码。
按下btn2〔确认键〕确认密码后，setmode变为低电平，即修改密码状态完毕。
按下btn1时清零，密码存放器取值复原为0000，至此均为开锁状态下的操作，lockmode一直为低电平。
按下闭锁键btnloc后，lockmode从0跳变到1，由此进入闭锁模式。
按键消抖模块仿真
当按下键时得到的高电平为输入x，持续一定时间前方可输出一个高电平，而无论按下的时间多长，都只输出一个高电平y，从而实现消除按键电路中的抖动。
分频模块仿真
为仿真方便，改变分频比。原程序在50Mhz时钟输入下，输出分别为1Mhz、 200hz、1000hz、500hz，分别用于键盘扫描、消抖模块输入、点阵扫描以及数码管扫描。
数码管模块仿真
由smgcatout输出可以看出低四位数码管依次选通。第i位选通时，smgzf为m[i]的七段数码管的译码值。
点阵模块仿真
...wd...
...wd...
...wd...
当lockmode=1时dzcolr全部为0仅dzcolg显示图案； 当lockmode=0时dzcolg全部为0由dzcolr显示图案；而dzrow一直在进展行扫描，形成了两种不同颜色点阵。
报警模块仿真
当bj=0时，fmq为0；bj=1时，fmq将clk分频后输出，即蜂鸣器发出声响。
四、源程序
-----------------------顶层文件-------------------------
library ieee;
use ;
use ;
entity lock is
port (clk : in std_logic;
setmode:out std_logic;
lockmode:out std_logic;
set:in std_logic;
btn1,btn2,btnloc:in std_logic;
smgzf: out std_logic_vector(6 downto 0);
smgcatout:out std_logic_vector(5 downto 0);
kbin: in std_logic_vector(3 downto 0);
kbout: buffer std_logic_vector(3 downto 0);
dzrow,dzcolr,dzcolg: out std_logic_vector(7 downto 0);
fmq: out std_logic
);
end lock;
architecture behave of lock is
signal setm: std_logic;
signal lockm: std_logic;
signal lbj: std_logic;
signal lkwei: integer range 0 to 4;
signal lm1,lm2,lm3,lm4:integer range 0 to 9;
signal clk_1: std_logic; --1MHz
signal clk_2: std_logic; --200Hz
signal clk_3: std_logic; --1000Hz
signal clk_4: std_logic; --500Hz
component kb is -----------键盘模块
port (clk : in std