spi总线综述.doc

SPI 总线综述 SPI 是英文 Serial Peripheral Interface 的缩写,中文意思是串行外围设备接口。 SPI 是Motorola 公司推出的一种同步串行通讯方式,是一种标准的四线同步双向串行总线,因其硬件功能很强,与 SPI 有关的软件就相当简单, 使 CPU 有更多的时间处理其他事务。SPI 可以使微控制器(MCU )与各种外围设备(包括FLASHRAM 、网络控制器、LCD 显示驱动器、A/D 转换器和微控制器等)以串行方式进行通信以交换信息。SPI 总线使用同步协议传送数据,接收或发送数据时由主机产生的时钟信号控制。SPI 接口可以连接多个 SPI 芯片或装置,主机通过选择它们的片选来分时访问不同的芯片 1 基本原理 SPI 的通信原理很简单,它以主从方式工作,这种模式通常有一个主设备和一个或多个从设备,设备之间有 4线模式(双向传输时)或3线模式(单向传输时)。在4线模式下,它们是 SDI (数据输入),SDO (数据输出),SCLK (时钟), CS(片选);在 3线模式下, SDI 和SDO 并为一根,定义为 SIO 。(1)MOSI –SPI 总线主机输出/从机输入( SPI Bus Master Output/Slave Input ) (2)MISO –SPI 总线主机输入/从机输出( SPI Bus Master Input/Slave Output) (3)SCLK –时钟信号,由主设备产生(4)CS–从设备使能信号,由主设备控制其中 CS是控制芯片是否被选中的,也就是说只有片选信号为预先规定的使能信号时(高电位或低电位),对此芯片的操作才有效。这就允许在同一总线上连接多个 SPI 设备成为可能。接下来就负责通讯的 3根线了。通讯是通过数据交换完成的,这里先要知道 SPI 是串行通讯协议,也就是说数据是一位一位的传输的。这就是 SCLK 时钟线存在的原因,由 SCK 提供时钟脉冲, SDI 、SDO 则基于此脉冲完成数据传输。数据输出通过 SDO 线,数据在时钟上升沿或下降沿时改变,在紧接着的下降沿或上升沿被读取。完成一位数据传输,输入也使用同样原理。这样,在至少 8次时钟信号的改变(上沿和下沿为一次),就可以完成 8位数据的传输。 SPI 总线系统有以下几种形式: 1个主机和多个从机、多个从机相互连接构成多主机系统(分布式系统)、1个主机与 1个或几个 I/O 设备构成的系统等 SPI 总线信号线基本连接关系,如下图 SPI 总线包括 1根串行同步时钟信号线以及 2根数据线。 SPI 模块为了和外设进行数据交换,根据外设工作要求,其输出串行同步时钟极性和相位可以进行配置,时钟极性( CPOL )对传输协议没有重大的影响。如果 CPOL=0 ,串行同步时钟的空闲状态为低电平;如果 CPOL=1 ,串行同步时钟的空闲状态为高电平。时钟相位( CPHA )能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0 ,在串行同步时钟的第一个跳变沿(上升或下降)数据被采样;如果 CPHA=1 ,在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。 SPI 主模块和与之通信的外设音时钟相位和极性应该一致。 SPI 接口时序如图 3、图 4所示。 SPI是一个环形总线结构由 SS(CS)、 SCK 、SDI 、SDO 构成,其时序其实很简单,主要是在 SCK 的控制下,两个双向移位寄存器进行数据交换。假设下面的 8位寄存器装的是待发送的数据 10101010 ,上升沿发送、下降沿接收、高位先发送。那么第一个上升沿来的时候数据将会是 SDO =1;寄存器=0101010x 。下降沿到来的时候, SDI 上的电平将所存到寄存器中去,那么这时寄存器=0101010 SDI , 这样在 8个时钟脉冲以后,两个寄存器的内容互相交换一次。这样就完成里一个 SPI 时序。例子: 假设主机和从机初始化就绪:并且主机的 SBUFF =0xaa ,从机的 SBUFF =0x55 , 下面将分步对 SPI 的8个时钟周期的数据情况演示一遍:假设上升沿发送数据脉冲主机 SBUFF 从机 SBUFF SDI SDO 01 0101010 0 1010101 00 1上 0101010x 1010101x 01 1下 0101010 0 1010101 101 2上 101010 0x 010101 1x10 2下 101010 01 010101 1010 3上 01010 01 x 10101 10 x01 3下 01010 010 10101 101 01 4上 1010 010 x 0101 101 x10 4下 1010 0101 0101 1010 10 5上 010 0101 x 101 1